《FPGA设计与应用》课程教学大纲_第1页
《FPGA设计与应用》课程教学大纲_第2页
《FPGA设计与应用》课程教学大纲_第3页
《FPGA设计与应用》课程教学大纲_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

《FPGA设计与应用》课程教学大纲课程代码:ABJD0621课程中文名称:FPGA设计与应用课程英文名称:DesignandApplicationofFPGA课程性质:专业选修课课程学分数:3学分课程学时数:48学时(40+8)授课对象:电子信息工程本课程的前导课程:模拟电路技术,数字电路技术一、课程简介本课程的任务在于系统地介绍FPGA的基本知识、常用的开发FPGA的方法和目标器件的结构原理,初步掌握在计算机的操作环境中FPGA开发的能力;使学生掌握应用计算机的实际工程设计能力;熟练掌握设计输入方法、VerilogHDL设计优化,能进行基于FPGA技术较典型设计项目的开发设计。通过本课程的学习,使得学生学习掌握常规FPGA设计软件基本知识和使用方法,掌握利用计算机辅助设计软件开发自主课题的方法。通过对FPGA技术的学习,使学生对已学过的数字电路设计有更加深刻的了解。本课程是电子信息专业的基础理论课程之一。它集中了数字电子技术基本理模拟电子技术等内容。因此,本课程具有工程性。同时,本课程是一门与实际紧密结合的课程,涵盖了较多的课程实践内容。在本课程具体内容讲述中突出重点和难点,并将理论知识融合到可编程现场逻辑器件(FPGA)开发设计实例中,使学生在学习了相关知识后能够立即动手具有一定应用价值的电路,真正做到学以致用。也为今后使用电子设计方法做专用集成芯片打下基础。学生在学习这门课程时要重视实践,重视应用开发,重视理解,切勿死记硬背。二、教学基本内容和要求(一)绪论课程教学要求:1、知道可编程逻辑器件的发展。2、了解Verilog历史与发展。(二)FPGA硬件特性与Verilog编程技术课程教学内容:FPGA的结构与工作原理;FPGA产品概述;FPGA的编程与配置;VerilogHDL的设计特点;VerilogHDL的设计流程。课程的重点、难点:重点:用VerilogHDL解决实际数字系统设计中问题的设计流程难点:实际应用中的FPGA的编程与配置;Verilog的设计流程课程教学要求:1、了解可编程现场可编程逻辑器件(FPGA)的结构以及工作原理。3、了解FPGA的产品概述。4、掌握FPGA的编程和配置方法。5、了解VerilogHDL与其他硬件描述语言的异同点。6、理解VeillogHDL的设计特点7、掌握VerilogHDL的设计流程(三)QuartusⅡ使用方法课程教学内容:QuartusⅡ简介;QuartusⅡ原理图输入设计方法;课程的重点、难点:重点:QuartusⅡ设计输入方法难点:QuartusⅡ设计输入方法,宏功能模块课程教学要求:1、了解QuartusⅡ设计流程2、理解实例分析3、掌握QuartusⅡ原理图输入设计方法4、掌握QuartusⅡ文本输入设计方法5、了解QuartusⅡ使用宏功能模块设计方法。(四)VerilogHDL基础设计课程教学内容:模块结构;数据类型及其常量及变量;运算符及表达式;赋值语句和块语句;条件语句;循环语句;结构说明语句系统函数与任务课程的重点、难点:重点:各种描述语句,各种运算符及表达式难点:各种描述语句的应用课程教学要求:1、掌握模块的结构。2、掌握各种数据类型。3、掌握各种算术运算和逻辑运算。4、掌握各种语句以及应用。5、理解系统任务以及运用。(五)组合逻辑与时序逻辑的数字系统设计课程教学内容:门级结构描述;VerilogHDL的行为描述建模;各种组合逻辑电路分析与设计;各种时序逻辑电路分析与设计。课程的重点、难点:重点:各种组合逻辑电路分析与设计;各种时序逻辑电路分析与设计难点:VerilogHDL的行为描述建模课程教学要求:1、掌握门结构的各种描述方法。2、理解VerilogHDL的行为描述建模。3、掌握各种常用纯组合逻辑模块的设计方法。4、掌握各种常用时序逻辑模块的设计方法。(六)状态机课程教学内容:状态机设计相关语句;多进程状态机;单进程Moore状态机;Mealy有限状态机的设计。课程的重点、难点:重点:Moore状态机,Mealy状态机难点:Moore状态机,Mealy状态机实例分析与设计课程教学要求:1、理解状态机的结构。2、了解非结构状态机。3、掌握Moore状态机,Mealy状态机4、掌握Moore状态机,Mealy状态机实例分析5、了解Moore状态机,Mealy状态机实例设计三、实验教学内容及基本要求序号实验名称讲授课学时数实验性质1Quartus原理图、文本设计2基础性实验2FPGA硬件特性与Verilog编程技术2设计性实验3VerilogHDL基础2设计性实验4QuartusII使用方法2基础性实验四、教学方法与手段课堂讲解和讨论、实验巩固五、各教学环节学时分配章次教学内容讲授课学时数实验课学时数1绪论202FPGA硬件特性与Verilog编程技术403QuartusII使用方法824VerilogHDL基础1225组合逻辑与时序逻辑的数字系统设计826状态机427复习20总计408六、考核方式与成绩评定标准1、考核方法:按照课堂表现占30%,作业成绩占30%,课程考核成绩占40%综合评定。2、成绩评定:最后以优秀、良好、中等、及格和不及格五个等级评定课程总成绩。七、教学参考资源参考书目:夏宇闻编著,《Ver

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论