计算机组成原理大作业

计算机构成原理院（系）：专业:班级：学号:姓名：

大作业物联网工程学院计算机科学与技术纲要计算机硬件系统：到当前为止，计算机仍沿用由冯.诺依曼第一提出的鉴于总线的计算机硬件系统。其基本设计思想为：以二进制形式表示指令和数据。程序和数据预先寄存在储存器中，计算机在工作时能够高速地从储存器中拿出指令加以履行。由运算器、控制器、储存器、输入设施和输出设施等五大零件构成计算机硬件系统。计算机软件系统：所谓软件，就是为了管理、保护计算机以及为达成用户的某种特定任务而编写的各样程序的总和。计算机的工作就是运转程序，经过逐条的从储存器中拿出程序中的指令并履行指令所规定的操作而实现某种特定的功能。微型计算机的软件包括系统软件和用户（应用）软件。重点词：计算机系统硬件储存器控制器运算器软件目录纲要1第一章整体设计3问题描绘3实验环境3软件介绍3模块介绍3实验目的5实验内容5第二章原理图5第三章管脚分派5第四章微程序设计81.alu_7418182.romc12第一章整体设计问题描绘从两个reg_74244中分别拿出两数经过总线，各自分别抵达两个寄存器reg_74373，再由两个寄存器抵达运算器alu_74181，在运算器里经过运算得出结果，结果再由总线传输进入此外的一个寄存器reg_74373，输出。实验环境软件介绍ISE的全称为IntegratedSoftwareEnvironment，即“集成软件环境”，是Xilinx企业的硬件设计工具。它能够达成FPGA开发的所有流程，包含设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等，功能特别强盛。ISE除了功能完好，使用方便外，它的设计性能也特别好，拿ISE9.x来说，其设计性能比其余解决方案均匀快30%，它集成的时序收敛流程整合了加强性物理综合优化，供给最正确的时钟布局、更好的封装和时序收敛映照，进而获取更高的设计性能。模块介绍微程序控制器微程序控制器是一种控制器，同组合逻辑控制器对比较，拥有规整性、灵巧性、可保护性等一系列长处，因此在计算机设计中渐渐代替了初期采纳的组合逻辑控制器，并已被宽泛地应用。在计算机系统中，微程序设计技术是利用软件方法来设计硬件的一门技术。微程序控制的基本思想，就是模仿往常的解题程序的方法，把操作控制信号编成所谓的“微指令”，寄存到一个只读储存器里。当机器运转时，一条又一条地读出这些微指令，进而产生全机所需要的各样操作控制信号，使相应零件履行所规定的操作。采纳微程序控制方式的控制器称为微程序控制器。所谓微程序控制方式是指微命令不是由组合逻辑电路产生的，而是由微指令译码产生。一条机器指令常常分红几步履行，将每一步操作所需的若干位命令以代码形式编写在一条微指令中，若干条微指令构成一段微程序，对应一条机器指令。在设计CPU时，依据指令系统的需要，预先编制好各段微程序，且将它们存入一个专用储存器（称为控制储存器）中。微程序控制器由指令寄存器IR、程序计数器PC、程序状态字寄存器PSW、时序系统、控制储存器CM、微指令寄存器以及微地点形成电路、微地点寄存器等零件构成。履行指令时，从控制储存器中找到相应的微程序段，逐次拿出微指令，送入微指令寄存器，译码后产生所需微命令，控制各步操作达成。算术逻辑单元ALU算术逻辑单元ALU集成了各样算术运算和逻辑运算零件的功能，包含加、减、乘、除等数值运算、逻辑运算、移位运算等。把这些功能集成在一个逻辑零件ALU之中，使得ALU拥有算术运算和逻辑运算功能。这类设计方法能够使得功能比较紧凑，简化对逻辑运算零件和算术运算零件的使用。同时还可以最大限度的复用某些逻辑零件，进而减少逻辑电路的使用。某些办理器中，将ALU切分为两部分，即算术单元（AU）与逻辑单元（LU）。某些办理器包含一个以上的AU，如，一个用来进行定点操作，另一个进行浮点操作。（个人计算机中，浮点操作有时由被称为数字协办理器的浮点单元达成）。往常而言，ALU拥有对办理器控制器、内存及输入输出设施的直接读入读出权限。输入输出是经过总线进行的。输入指令包含一个指令字，有时被称为机器指令字，此中包含操作码，单个或多个操作数，有时还会有格式码；操作码指示ALU机要履行什么操作，在此操作中要履行多少个操作数。比方，两个操作数能够进行比较，也能够进行加法操作。格式码可与操作码联合，见告这是一个定点仍是浮点指令；输出包含寄存在储存寄存器中的结果及显示操作能否成功的设置。如操作失败，则在机器状态字中会有相应的状态显示。实验目的经过控制器的微程序设计，综合理解计算机构成原理课程的核心知识并进一步成立整机系统的观点。培育综合实践及独立剖析、解决问题的能力。实验内容整个过程由微程序控制，alu_74181由四位改成八位，而romc则由四位改为11位，它们分别代表：oen1,oen2，w1,w2,w3，gwe1,gwe2,gwe3,oen_n1,oen_n2,oen_n3。当它们分别在同样时刻有效或无效时，表示一条微指令，则在不一样时刻有不一样微指令，而这些微指令则构成了实现程序过程的指令，进而实现程序。第二章原理图第三章管脚分派###------------Atlysswitchinput----------NET"S[3]"LOC=P12;#Atlyssw4NET"S[2]"LOC=R5;#Atlyssw5NET"S[1]"LOC=T5;#Atlyssw6NET"S[0]"LOC=E4;#Atlyssw7###------------EES261switchinput----------NET"M"LOC="U11";#SW20NET"C_n"LOC="R10";#SW19NET"rst"LOC="U10";#SW18NET"CE"LOC="R8";#SW17#NET"Din1[7]"LOC="M8";#SW16NET"Din1[6]"LOC="U8";#SW15NET"Din1[5]"LOC="U7";#SW14NET"Din1[4]"LOC="N7";#SW13#NET"Din1[3]"LOC="T6";#SW12NET"Din1[2]"LOC="R7";#SW11NET"Din1[1]"LOC="N6";#SW10NET"Din1[0]"LOC="U5";#SW9#NET"Din[7]"LOC="V5";#SW8NET"Din[6]"LOC="P7";#SW7NET"Din[5]"LOC="T7";#SW6NET"Din[4]"LOC="V6";#SW5#NET"Din[3]"LOC="P8";#SW4NET"Din[2]"LOC="V7";#SW3NET"Din[1]"LOC="V8";#SW2NET"Din[0]"LOC="N8";#SW1###----------EES261ledsoutput------------NET"Qout<0>"LOC="U16";#LED1NET"Qout<1>"LOC="U15";#LED2NET"Qout<2>"LOC="U13";#LED3NET"Qout<3>"LOC="M11";#LED4NET"Qout<4>"LOC="R11";#LED5NET"Qout<5>"LOC="T12";#LED6NET"Qout<6>"LOC="N10";#LED7NET"Qout<7>"LOC="M10";#LED8###--------------END----------第四章微程序设计1.alu_74181entityalu_74181_2isPort(A:inSTD_LOGIC_VECTOR(7downto4);B:inSTD_LOGIC_VECTOR(7downto4);S:inSTD_LOGIC_VECTOR(3downto0);M:inSTD_LOGIC;C_n:inSTD_LOGIC;F:outSTD_LOGIC_VECTOR(7downto4);C_n_plus4:outSTD_LOGIC);endalu_74181_2;architectureBehavioralofalu_74181_2issignaldata_o_logic:STD_LOGIC_VECTOR(3downto0);signaldata_o_arith:STD_LOGIC_VECTOR(4downto0);signaldata_sub_tmp:STD_LOGIC_VECTOR(4downto0);signalC_n_arith:STD_LOGIC_VECTOR(4downto0);beginF<=data_o_logicwhenM='1'elsedata_o_arith(3downto0);--carryoutC_n_plus4<=notdata_o_arith(4)whenM='0'else'1';C_n_arith<="0000"&(notC_n);74181logicoperationprocess(A,B,S,M)begincase(S)iswhen"0000"=>data_o_logic<=notA;when"0001"=>data_o_logic<=not(AorB);when"0010"=>data_o_logic<=(notA)andB;when"0011"=>data_o_logic<=(others=>'0');when"0100"=>data_o_logic<=not(AandB);when"0101"=>data_o_logic<=notB;when"0110"=>data_o_logic<=(AxorB);when"0111"=>data_o_logic<=Aand(notB);when"1000"=>data_o_logic<=(notA)orB;when"1001"=>data_o_logic<=(AxnorB);when"1010"=>data_o_logic<=B;when"1011"=>data_o_logic<=AandB;when"1100"=>data_o_logic<="0001";when"1101"=>data_o_logic<=Aor(notB);when"1110"=>data_o_logic<=AorB;when"1111"=>data_o_logic<=A;whenothers=>data_o_logic<=(others=>'0');endcase;endprocess;endBehavioral;2.romcentityromcisPort(s0:inSTD_LOGIC;s1:inSTD_LOGIC;s2:inSTD_LOGIC;s3:inSTD_LOGIC;oen1:outSTD_LOGIC;oen2:outSTD_LOGIC;w1:outSTD_LOGIC;w2:outSTD_LOGIC;w3:outSTD_LOGIC;gwe1:outSTD_LOGIC;gwe2:outSTD_LOGIC;gwe3:outSTD_LOGIC;oen_n1:outSTD_LOGIC;oen_n2:outSTD_LOGIC;oen_n3:outSTD_LOGIC);endromc;architectureBehavioralofromcissignaladdr:std_logic_vector(3downto0);--inputsignalrdata:std_logic_vector(10downto0);--outputbeginaddr<=s3&s2&s1