哈工大计算机组成原理试卷1及答案

..精选实用文档..精选哈工大学年秋季学期计算机组成原理试题..精选实用文档..精选一、填空〔12分〕某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。变址寻址和基址寻址的区别是：在基址寻址中，基址存放器提供，指令提供；而在变址寻址中，变址存放器提供，指令提供。影响流水线性能的因素主要反映在和两个方面。设机器数字长为16位〔含1位符号位〕。假设1次移位需10ns，一次加法需10ns，那么补码除法需时间，补码BOOTH算法最多需要时间。CPU从主存取出一条指令并执行该指令的时间叫，它通常包含假设干个，而后者又包含假设干个。组成多级时序系统。二、名词解释(8分)微程序控制存储器带宽RISC中断隐指令及功能..精选实用文档..精选三、简答〔18分〕1.完整的总线传输周期包括哪几个阶段？简要表达每个阶段的工作。2.设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。(1)假设Cache采用直接相联映像，求出主存地址字段中各段的位数。(2)假设Cache采用四路组相联映像，求出主存地址字段中各段的位数。3.某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。中断源屏蔽字01234L0L1L2L3L4..精选实用文档..精选4.某机主存容量为4M×16位，且存储字长等于指令字长，假设该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。〔1〕画出一地址指令格式并指出各字段的作用；〔2〕该指令直接寻址的最大范围；〔3〕一次间址的寻址范围；〔4〕相对寻址的寻址范围。四、〔6分〕设阶码取3位，尾数取6位〔均不包括符号位〕，按浮点补码运算规那么计算 [25]+[24]五、画出DMA方式接口电路的根本组成框图，并说明其工作过程〔以输入设备为例〕。〔8分〕..精选实用文档..精选六、〔10分〕设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写控制信号，现有以下存储芯片：RAM：1K×8位、2K×4位、4K×8位ROM：2K×8位、4K×8位以及74138译码器和各种门电路〔自定〕，画出CPU与存储器连接图。要求：〔1〕最大4K地址空间为系统程序区，与其相邻2K地址空间为用户程序区。〔2〕合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。〔3〕详细画出存储芯片的片选逻辑。..精选实用文档..精选74138七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令〔中断效劳程序的最后一条指令〕，在取指阶段和执行阶段所需的全部微操作命令及节拍安排。假设采用微程序控制，那么还需要增加哪些微操作。〔10分〕..精选实用文档..精选八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提高整机速度的措施。〔8分〕计算机组成原理试题答案一、填空〔12分〕1．127；1/512；-1/512-1/32768；-128。2．基地址；形式地址；基地址；形式地址。..精选实用文档..精选3．访存冲突；相关问题。4．300ns；310ns。5．指令周期；机器周期；节拍。二、名词解释(8分)1．微程序控制答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含假设干条微指令，每一条指令包含一个或多个微操作命令。2．存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。3．RISC答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已到达提高系统执行速度的目的。4．中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断效劳程序的入口地址、关中断等功能。三、简答〔18分〕1．答：总线在完成一次传输周期时，可分为四个阶段：申请分配阶段：由需要使用总线的主模块〔或主设备〕提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块〔或从设备〕的存储地址或设备地址及有关命令，启动参与本次传输的从模块；传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。2．答：〔1〕假设Cache采用直接相联映像：字块中含64个字节，字块的位数为b=6。Cache中含有256个字块，所以字块地址位数c=8。主存容量为1M字节，总位数为20。主存字块标记位数t=6。〔2〕假设Cache采用四路组相联映像，字块中含64个字节，字块的位数为b=6。每组含有四个字块，每组含256个字节。Cache中含有64个字块，所以组地址位数q=6。主存容量为1M字节，总位数为20。主存字块标记位数t=8。3．答：..精选实用文档..精选设屏蔽位为“1〞时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字01234L0L1L2L3L401000000001100111101110004．答：〔1〕指令字长16位，操作码为7位，寻址特征位2位，地址码7位；〔2〕-64~63；〔3〕216；〔4〕216．四、〔6分〕答：被加数为 0,101;0.100100，[x]补=00,101;00.100100加数为 0,100;1.010100，[y]补=00,100;10100〔1〕对阶：[△j]补=[jx]补-[jy]补=00,101+11,100=00,001即△j=1，那么y的尾数向右移一位，阶码相应加1，即[y]’补=00,101;11.101010②求和+=+[Sy]补=00.100100+11.101010=00.001110即 [x+y]补=00,101;00.001110尾数出现“〞，需左规。③规格化左规后得[x+y]补=00,011;00.111000∴[x+y]补=00,111;00.111000五、〔8分〕答：DMA方式接口电路的根本组成框图如下：..精选实用文档..精选以数据输入为例，具体操作如下：①从设备读入一个字到DMA的数据缓冲存放器BR中，表示数据缓冲存放器“满〞〔如果I/O设备是面向字符的，那么一次读入一个字节，组装成一个字〕；②设备向DMA接口发请求〔DREQ〕；③DMA接口向CPU申请总线控制权〔HRQ〕；④CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；⑤将DMA主存地址存放器中的主存地址送地址总线；⑥通知设备已被授予一个DMA周期〔DACK〕，并为交换下一个字做准备；⑦将DMA数据缓冲存放器的内容送数据总线；⑧命令存储器作写操作；⑨修改主存地址和字计数值；⑩判断数据块是否传送结束，假设未结束，那么继续传送；假设己结束，〔字计数器溢出〕，那么向CPU申请程序中断，标志数据块传送结束。六、〔10分〕方法一：答：地址空间描述如下：ROM对应的空间： 1111 1111 1111 1111 1111 0000 0000 0000RAM对应的空间： 1110 1111 1111 1111 1110 1000 0000 0000选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片..精选实用文档..精选ROM芯片1： 1111 1111 1111 1111 1111 1000 0000 0000ROM芯片2： 1111 0111 1111 1111 1111 0000 0000 0000RAM芯片1、2：〔位扩展〕 1110 1111 1111 1111 1110 1000 0000 0000CPU与存储器连接图见下页：方法二：答：地址空间描述如下：ROM对应的空间： 1111 1111 1111 1111 1111 0000 0000 0000RAM对应的空间： 1110 1111 1111 1111 1110 1000 0000 0000选择ROM芯片为4K×8位的一片，RAM芯片为2K×4位的两片..精选实用文档..精选..精选实用文档..精选七、〔10分〕答：组合逻辑设计的微操作命令：取指：T0：PC→MART1：M[MAR]→MDR,PC+1→PCT2：MDR→IR,OP[IR]→微操作形成部件执行：T0：SP→MART1：M[MAR]→MDRT2：MDR→PC,SP+1→SP微程序设计的微操作命令：取指微程序：T0：PC→MART1：Ad[CMIR]→CMART2：M[MAR]→MDR,PC+1→PCT3：Ad[CMIR]→CMART4：MDR→IR,OP[IR]→微操作形成部件T5：OP[IR]→CMAR中断返回微程序：T0：SP→MART1：Ad[CMIR]→CMART2：M[MAR]→MDRT3：Ad[CMIR]→CMART4：MDR→PC,SP+1→SPT5：Ad[CMI