第十二集成触发器

第十二集成触发器第一页，共三十八页，编辑于2023年，星期一

1．电路组成12.1 基本RS触发器

（1）逻辑电路

②触发器的状态：Q

=

0，处于0态；Q

=

1，处于1态。

①2个输入端、，2个输出端、Q。

（2）逻辑符号第二页，共三十八页，编辑于2023年，星期一

2．逻辑功能

12.1 基本RS触发器

Q状态决定于输入端、电平高低。

（1）=1，=1，触发器保持原状态不变。

（2）=0，=1，触发器为0态。

①

Q=0、，电路处于0态，则Q=0使门G1输出为1，即；而、=1送到与非门G2的两个输入端，保持Q=0。触发器保持原态不变。

②电路处于1态，Q=1、，则使G2门输出为高电平，即保持Q=1；而Q=1、送到与非门G1的两个输入端，保持。触发器保持原态不变。

，使G1的输出，此时，G2的两个输入端全为1，因而Q=0，触发器被置为0态，并且与原状态无关。第三页，共三十八页，编辑于2023年，星期一（3）=1，=0，触发器为1态。

（4）=0，=0，触发器状态不定。

，使G2的输出Q=1，此时，G1的两个输入端全为1，因而，触发器被置为1态，并且与原状态无关。

基本RS触发器真值表。Q逻辑功能0110101001不变不定置0置1保持12.1 基本RS触发器第四页，共三十八页，编辑于2023年，星期一

（1）置0端：把端加低电平触发信号时，触发器为0态，称为置0端，又称复位端。

（2）置1端：把端加低电平触发信号时，触发器为1态，称为置1端，也叫置位端。

3．结论：

触发器在外加信号作用下，状态发生了转换，称之为翻转。外加的信号称为“触发脉冲”。

（3）触发器的翻转：12.1 基本RS触发器第五页，共三十八页，编辑于2023年，星期一

由时钟脉冲控制的RS触发器称为同步RS触发器，又称时钟控制RS触发器。1．电路组成2．工作原理12.2 同步RS触发器（1）无时钟脉冲作用时（CP=0）

CP=0时，G3、G4门被封锁，输入信号R、S不起作用，触发器维持原状态。（2）有时钟脉冲作用时（CP=1）

CP=1时，G3、G4门被打开，输入信号R、S经倒相后被引导到基本RS触发器的输入端，可以直接控制基本RS触发器。第六页，共三十八页，编辑于2023年，星期一（3）真值表

12.2 同步RS触发器时钟脉冲CP输入信号输出状态功能说明RSQn+10Qn保持100Qn保持1100置01011置1111不允许Qn：表示时钟脉冲CP到来前的状态，即原态。Qn+1：表示CP脉冲到来后的状态，即现态。第七页，共三十八页，编辑于2023年，星期一（4）逻辑符号12.2 同步RS触发器第八页，共三十八页，编辑于2023年，星期一12.2 同步RS触发器

解：Q为高电平，为低电平。波形如图所示。

[例12-1]

设基本RS触发器的输入信号、的波形如图所示。触发器初始状态Q

=

1，试在、波形下方，画出Q、的信号波形。第九页，共三十八页，编辑于2023年，星期一解：12.2 同步RS触发器

[例12-2] 同步RS触发器。若S、R及CP脉冲如图所示。试在它们的下方画出Q的信号波形。

第一个CP脉冲到来后，S=R=0，触发器保持原态，Q为0。

第二个CP脉冲到来后，S=1，R=0，触发器翻转，Q=1。

第三个CP脉冲作用期间，S=1，R=0，触发器继续保持1态不变。

初态：Q=0。

第五、第六个CP脉冲作用期间，S为高电平1，R=0，触发器翻转为1态。

第四个CP脉冲作用期间，S=0，R=1，触发器翻转为0态。第十页，共三十八页，编辑于2023年，星期一12.2 同步RS触发器第十一页，共三十八页，编辑于2023年，星期一12.3.1

同步触发12.3 触发器的触发方式

同步触发采用电平触发方式，一般为高电平触发即在CP高电平期间输入信号起作用。

2．空翻现象

空翻现象：时钟脉冲太宽时，一个CP脉冲会引起触发器的多次翻转。

计数触发型钟控同步触发器，必须在时钟脉冲宽度足够窄的条件下，才能正常工作。

同步RS触发器波形图如图所示。

1．波形图第十二页，共三十八页，编辑于2023年，星期一

触发器只在时钟脉冲上升沿时刻，根据输入信号翻转。可以克服空翻现象。12.3.2 上升沿触发12.3 触发器的触发方式第十三页，共三十八页，编辑于2023年，星期一12.3.3 下降沿触发

下降沿触发器只在CP时钟脉冲下降沿时刻，根据输入信号翻转，同样可以保证在一个CP周期内触发器只动作一次。12.3 触发器的触发方式第十四页，共三十八页，编辑于2023年，星期一12.3.4 主从触发（1）逻辑电路（2）工作原理。

当CP高电平期间，主触发器接收R、S输入信号，状态翻转；同时，CP经非门变为低电平加至从触发器上，故从触发器被封锁。

当CP低电平期间，主触发器被封锁，R、S输入信号不起作用；同时，CP经非门变为高电平加至从触发器上，故从触发器被打开，使其输出与主触发器一致。

由两个同步RS

触发器加上一个非门组成。12.3 触发器的触发方式第十五页，共三十八页，编辑于2023年，星期一

（3）工作特点

从触发器的状态由主触发器决定；主从触发器只在每个输入CP脉冲的下降沿翻转一次，与CP脉冲的宽度无关，从而避免空翻现象。

（4）波形图12.3 触发器的触发方式第十六页，共三十八页，编辑于2023年，星期一12.3 触发器的触发方式

（5）逻辑符号第十七页，共三十八页，编辑于2023年，星期一

[例12-13]

设主从RS触发器的输入信号CP、R、S的波形如图所示。试画出输出Q的波形图。解

设触发器初始状态为0，即Q=0。

当第二个CP=1期间，S=０，R=１。可知，。当CP下降沿到来后,Q=0。

当第一个CP=1期间，S=1，R=0。可知，。当CP下降沿到来后，Q由0变为1。12.3 触发器的触发方式第十八页，共三十八页，编辑于2023年，星期一

当第三个CP=1期间，S=1，R=0。仅当CP下降沿到来后，Q由0变为1。

当第四个CP=1期间，S=0，R=1。CP下降沿到来后，Q=0。

当第五个CP=1期间，S=0，R=0。主触发器保持原来状态不变。Q=0。

12.3 触发器的触发方式第十九页，共三十八页，编辑于2023年，星期一

12.4.1 电路组成和逻辑符号12.4 JK触发器

1．电路组成

由两个钟控RS触发器组成，输出反馈至主触发器的端，输出Q反馈至主触发器的端，并把原输入端重新命名为J端和K端。第二十页，共三十八页，编辑于2023年，星期一2．逻辑符号12.4 JK触发器第二十一页，共三十八页，编辑于2023年，星期一12.4.2 逻辑功能2．J=1，K

=0，Qn+1=1

主触发器处于Q1=1

状态；从主触发器被封锁，输出状态不变。CP的下降沿到来后，将主触发器的Q1

、传送到从触发器去，所以触发器状态为1态。1．J=0，K

=0，Qn=

Qn+1

主触发器被封锁，CP脉冲到来后，触发器状态不翻转，Qn=

Qn+1，输出保持原态。

3．J=0，K

=1，Qn+1=0

主触发器处于Q1=0

状态；从主触发器被封锁，输出状态不变。CP下降沿到来后，将主触发器的Q1

、传送到从触发器，从触发器被置0。12.4 JK触发器第二十二页，共三十八页，编辑于2023年，星期一4．J=1，K

=1，Qn+1=

当时钟脉冲到来时，J=1，K

=1，使主触发器被置于与从触发器相反的状态。CP

=

0

时，从触发器随主触发器变化。亦即当CP脉冲下降沿到来时，触发器状态发生翻转，即Qn+1=，随着CP脉冲不断输入，触发器状态不断翻转，因而具有计数功能。

5．真值表JK逻辑功能0011010110保持置0置1计数12.4 JK触发器第二十三页，共三十八页，编辑于2023年，星期一

解

在CP=1

期间，主触发器接收输入信号。而当CP的下降沿到来后，主触发器的状态转存到从触发器中。CP=1

的J、K状态，决定触发器下一个状态Qn+1。而CP的下降沿，是触发器是否翻转的基准线。比如：第一个CP=1

时，J=1，K=0，因此触发器将置1。当这个CP脉冲的下降沿到来后，触发器才翻转为1。画出波形。

[例12-4]

设主从JK触发器的初始状态为0，试根据图示给出的CP、J、K

的波形，画出输出Q的波形。

12.4 JK触发器第二十四页，共三十八页，编辑于2023年，星期一12.5 D触发器12.5.1 逻辑功能

（1）D=0，CP上升沿到来后，Qn+1=0，触发器置0。

（2）D=1，CP上升沿到来后，Qn+1=1，触发器置1。D触发器的输出状态由输入信号D决定，D=0，置0；D=1置1。第二十五页，共三十八页，编辑于2023年，星期一12.5.3 工作波形图12.5.2 真值表

0      00      11      01      1010112.5 D触发器第二十六页，共三十八页，编辑于2023年，星期一12.6 T触发器和T＇触发器

T触发器可由JK触发器转换而来。

T触发器：在CP脉冲作用下，根据输入信号T的不同状态，具有保持和翻转功能的电路，称为T触发器。第二十七页，共三十八页，编辑于2023年，星期一12.6 T触发器和T＇触发器12.6.2 真值表

T0     00     11     01     1011012.6.1

逻辑功能（1）T=0，则Qn+1

=

Qn，触发器保持原态不变。（2）T=1，则Qn+1=，触发器状态翻转，为计数状态。第二十八页，共三十八页，编辑于2023年，星期一

（1）T触发器工作波形图

12.6.3 工作波形图12.6 T触发器和T＇触发器第二十九页，共三十八页，编辑于2023年，星期一（2）T触发器

在CP脉冲作用下，只具有翻转（计数）功能的电路，称为T触发器。也称为计数型触发器。可由其他触发器转换而来。如图所示。

①电路

③波形

②功能12.6 T触发器和T＇触发器第三十页，共三十八页，编辑于2023年，星期一12.7.1

集成触发器简介1．常用集成JK和D触发器的型号及外引线排列12.7 集成触发器的应用图（a）双JK触发器CT74LS112；图（b）双JK触发器CC4027。第三十一页，共三十八页，编辑于2023年，星期一12.7 集成触发器的应用图（c）双D触发器CC4013；图（d）四D触发器CT74LS175。第三十二页，共三十八页，编辑于2023年，星期一

2．引出端的功能、符号的意义说明

（1）字母符号上方加横线，表示加入低电平信号有效。

（2）两个触发器以上的多触发器集成器件，在它的输入、输出符号前，加同一数字，都属于同一触发器的引出端。

（4）TTL电路的电源一般为+5V，CMOS电路的电源通常在+3~+18V之间，接电源负极。

（3）GND表示接地端，NC为空脚，（或CR）表示总清零（即置零）端。

12.7 集成触发器的应用第三十三页，共三十八页，编辑于2023年，星期一

1．分频器（1）电路应用一片CC4027双JK触发器，可以组成2分频器，也可组成4分频器。图（a）为2分频器。图（b）为4分频。12.7.2 应用举例12.7 集成触发器的应用第三十四页，共三十八页，编辑于2023年，星期一

①5、6、16脚接，即有1J=1K=1，电路为计数状态。

②