数据及用户手册gd32f30x系列编程yonghushouce rev

图索 表索 系统及器架 系统架 器映 引导配 设备电子签 系统配置寄存 闪存控制器 简 主要特 功能说 FMC寄存 等待状态寄存器 寄存器 选项字节状态寄存器 等待状态使能寄存器 产品ID寄存器 电源管理单元 简 主要特 功能描 PMU寄存 控制寄存器 备份寄存器 简 主要特 功能描 BKP寄存 侵入引脚控制寄存器 侵入控制状态寄存器 复位和时钟单元 高密度，密度的复位和时钟控制单元 复位控制单元 简 时钟控制单元 简 RCU寄存 控制寄存器 时钟中断寄存器 APB2复位寄存器 APB1复位寄存器 AHB使能寄存器 APB2使能寄存器 APB1使能寄存器 备份域控制寄存器 复位源/时钟寄存器 附加时钟控制寄存器 附加时钟中断寄存器 互联型产品的复位和时钟控制单元 复位控制单元 简 时钟控制单元 简 RCU寄存 控制寄存器 时钟中断寄存器 APB2复位寄存器 APB1复位寄存器 AHB使能寄存器 APB2使能寄存器 APB1使能寄存器 备份域控制寄存器 复位源/时钟寄存器 AHB复位寄存器 附加时钟控制寄存器 附加时钟中断寄存器 时钟校准控制器 简 主要特 功能描 CTC寄存 状态寄存器 中断清除寄存器 中断/控制器 简 主要特 中断功能描 外部中断及(EXTI)框 外部中断及功能概 EXTI寄存 中断使能寄存器 使能寄存器 软件中断寄存器 挂起寄存器 通用和备用输入/输出接口（GPIO和 简 主要特 功能描 I/O重映射功能和调试配 介 GPIO寄存 端口位速度寄存器(GPIOx_SPD, 控制寄存器 EXTI源选择寄存器0寄存器(AFIO_ EXTI源选择寄存器1寄存器(AFIO_ EXTI源选择寄存器2寄存器(AFIO_ EXTI源选择寄存器3寄存器(AFIO_ IO补偿控制寄存器 循环冗余校验计算单元 简 主要特 功能说 CRC寄存 直接器控制器 简 主要特 结构框 功能描 仲 中 DMA寄存 中断标志位寄存器 通道x控制寄存器 通道x计数寄存器 通道x外设址寄存器 通道x器址寄存器 调试 简 JTAG/SW功能描 切换JTAG/SW接 JTAG链状结 JEDEC-106ID 调试保持功能描 TIMER,I2C,WWDGT,FWDGT和CAN外设调试支 DBG寄存 ID寄存器 模数转换器 简 主要特 引脚和内部信 功能描 可编程分辨率(DRES)–快速转换模 ADC同步模 中 ADC寄存 状态寄存器 看门狗高阈值寄存器 看门狗低阈值寄存器 注入序列寄存器 规则数据寄存器 过采样控制寄存器 数模转换器 简 主要特 功能描 DAC使 DAC输出缓 DAC数据配 DAC触 DAC转 DAC噪声 DAC输出电 DMA请 DAC并发转 DAC寄存 控制寄存器 软件触发寄存器 DAC012位右对齐数据保持寄存器 DAC08位右对齐数据保持寄存器 DAC112位右对齐数据保持寄存器 DAC112位左对齐数据保持寄存器 DAC18位右对齐数据保持寄存器 DAC并发模式12位右对齐数据保持寄存器 DAC并发模式12位左对齐数据保持寄存器 DAC并发模式8位右对齐数据保持寄存器 DAC0数据输出寄存器 DAC1数据输出寄存器 看门狗定时器 简 简 实时时钟 简 主要特 功能描 RTC复 RTC...................................................................................................................................RTC配 RTC标志 RTC寄存 RTC中断使能寄存器 RTC控制寄存器 RTC预分频寄存器 RTC预分频寄存器低位 RTC分频器 RTC分频器低位 RTC计数寄存器 RTC计数寄存器低位 RTC闹钟寄存器 RTC闹钟寄存器低位 定时器 高级定时器 简 简 简 简 基本定时器（TIMERx, 简 通用同步异步收发器 简 主要特 功能说 USART........................................................................................................................... USART寄存 数据寄存器 波特率寄存器 接收超时寄存器 内部集成电路总线接口 简 主要特 功能说 仲 I2C寄存 传输缓冲区寄存器 时钟配置寄存器 上升时间寄存器 串行外设接口/片上音频接口 简 主要特 SPI结构框 SPI信号线描 SPI功能描 SPI中 I2S结构框 I2S信号线描 I2S功能描 运 I2S中 SPI/I2S寄存 状态寄存器 数据寄存器 CRC多项式寄存器 接收CRC寄存器 发送CRC寄存器 I2S控制寄存器 I2S时钟预分频寄存器 SPI0四路SPI控制寄存器 SDIO接口 简 主要特 SDIO总线拓 SDIO功能描 卡功能描 命 响 编程序 数据流写和数据流读(仅适用于 擦 特定操 SDI/O特定操 SDIO寄存 电源控制寄存器 时钟控制寄存器 命令控制寄存器 命令索引响应寄存器 数据超时寄存器 数据长度寄存器 数据计数寄存器 状态寄存器 中断清除寄存器 中断使能寄存器 FIFO计数寄存器 FIFO数据寄存器 外部器控制器 简 主要特 功能描 EXMC基.................................................................................................................. EXMC寄存 NOR/PSRAM控制器寄存 控制器局域网络 简 主要特 功能说 中 CAN寄存 控制寄存器 状态寄存器 发送状态寄存器 接收FIFO0寄存器 接收FIFO1寄存器 中断使能寄存器 错误寄存器 位时序寄存器 发送邮箱data0寄存器(CAN_TMDATA0x) 发送邮箱data1寄存器(CAN_TMDATA1x) 过滤器控制寄存器 过滤器关联FIFO寄存器 过滤器激活寄存器 以太网 简 主要特 功能描 ENET寄存 MAC配置寄存器 MAC帧过滤器寄存器 MAChash列表高寄存器 MAChash列表低寄存器 MACPHY控制寄存器 MACMII数据寄存器 MAC流控寄存器 MACVLAN寄存器 MAC唤醒管理寄存器 MAC调试寄存器 MAC中断状态寄存器 MAC中断寄存器 MAC地址0高寄存器 MAC地址0低寄存器 MAC地址1高寄存器 MAC地址1低寄存器 MAC地址2高寄存器(ENET_ MAC地址2低寄存器 MAC地址3高寄存器 MAC地址3低寄存器 MAC流控阈值寄存器 MSC控制寄存器 MSC接收中断状态寄存器 MSC发送中断状态寄存器 MSC接收中断寄存器 MSC发送中断寄存器 PTP时间戳控制寄存器 PTP亚秒递增寄存器 PTP时间戳高寄存器 PTP时间戳低寄存器 PTP时间戳加数寄存器 PTP期望时间高寄存器 PTP期望时间低寄存器 PTP时间戳标志寄存器 PTPPPS控制寄存器 DMA总线控制寄存器 DMA发送查询使能寄存器 DMA接收查询使能寄存器 DMA状态寄存器 DMA控制寄存器 DMA中断使能寄存器 通用串行总线全速设备接口 概 主要特 模块 信号描 时钟配 功能描 USBD寄存 USBD控制寄存器 USBD中断标志寄存器 USBD状态寄存器 USBD设备地址寄存器 USBD缓冲器地址寄存器 USBD端点x控制/状态寄存器(USB_EPxCS), USBD端点x发送缓冲地址寄存器(USBD_EPxTBADDR), USBD端点x发送缓冲区字节数目寄存器 T) USBD端点x接收缓冲器地址寄存器(USBD_EPxRBADDR) USBD端点x接收缓冲区字节数目寄存器n T) USBDLPM控制和状态寄存器 通用串行总线全速接口 概 主要特 结构框 信号线描 功能描 中 USBFS寄存 版本历 图2-1.页擦除操作流 图2-2.整片擦除操作流 图2-3.字编程操作流 图3-1.电源域概 图3-2.上电/掉电复位波形 图3-3.LVD阈值波形 图5-1.系统复位电 图5-2.时钟 图5-3.HXTAL时钟 图5-4.系统复位电 图5-5.时钟 图5-6.HXTAL时钟 图6-1.CTC简 图6-2.CTC校准计数 图7-1.EXTI框 图8-1.标准I/O端口位的基本结 图8-2.输入配 图8-3.输出配 图8-4.模拟配 图8-5.备用功能配 图10-1.DMA结构框 图10-2.握 图10-3.DMA中断逻辑 图10-4.DMA0请求映 图12-2.单次转换模 图12-3.连续转换模 图12-4.扫描转换模式，且连续转换模式失 图12-5.扫描转换模式，连续转换模式使 图12-6.间断转换模 图12-7.自动注入 图12-8.触发注 图12-9.12位数据对 图12-10.6位数据对 图12-12.右移5位和取整的数 图12-14.基于16个通道的规则并行模 图12-18.交替触发:注入通道 图12-19.交替触发:间断模式入通道 图12-20.规则并行和交替触发组合模 图12-21.在注入转换过程中触发出 图12-22.交叉的单通道转换被注入序列CH1和CH2中 图13-1.DAC结构框 图13-2.DACLFSR算 图14-1.独立看门狗定时器框 图14-2.窗口看门狗定时器框 图14-3.窗口看门狗定时器时序 图15-1.RTC框 图15-2.RTC秒信号及闹钟信号的波形(RTC_PSC=3,RTC_ALRM= 图16-1.高级定时器结构框 图16-2.内部时钟分频为1时正常模式下的控制电 图16-3.当预分频器的参数从1变到2时，计数器的时序 图16-4.向上计数时序图 图16-5.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图16-6.向下计数时序图 图16-7.向下计数时序图，在运行时改变TIMERx_CAR寄存器 图16-8.计数模式计数器时序 图16-9.计数模式下计数器重复时序 图16-10.在向上计数模式下计数器重复时序 图16-12.输入捕获逻 图16-13.三种输出比较模 图16-14. 图16-15. 图16-16.带死区时间的互补输 图16-18.编接口模式下计数器运行例 图16-20.霍尔传感器用在BLDC电机控制 图16-21.两个定时器之间的霍尔传感器时序 图16-22.复位模式下的控制电 图16-23.暂停模式下的控制电 图16-24.模式下的控制电 图16-25.单脉冲模式，TIMERx_CHxCV=0x04 图16-26.定时器0主/从模式的例 图16-27.用定时器2的使能信号触发定时器 图16-28.用定时器2的更新来触发定时器 图16-29.用定时器2的使能来选通定时器 图16-30.用定时器2的O0CPRE信号选通定时器 图16-31.用定时器2的CI0输入来触发定时器0和定时器 图16-32.通用定时器L0结构框 图16-33.内部时钟分频为1时正常模式下的控制电 图16-34.当预分频器的参数从1变到2时，计数器的时序 图16-35.向上计数时序图 图16-36.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图16-37.向下计数时序图 图16-38.向下计数时序图，在运行时改变TIMERx_CAR寄存器 图16-39.计数模式计数器时序 图16-40.输入捕获逻 图16-41.三种输出比较模 图16-42. 图16-43. 图16-44.编接口模式下计数器运行例 图16-46.复位模式下的控制电 图16-47.暂停模式下的控制电 图16-48.模式下的控制电 图16-49.单脉冲模式，TIMERx_CHxCV=0x04 图16-50.通用定时器L1结构框 图16-51.内部时钟分频为1时正常模式下的控制电 图16-52.当预分频器的参数从1变到2时，计数器的时序 图16-53.向上计数时序图 图16-54.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图16-55.输入捕获逻 图16-56.三种输出比较模 图16-57. 图16-58. 图16-59.复位模式下的控制电 图16-60.暂停模式下的控制电 图16-61.模式下的控制电 图16-62.单脉冲模式，TIMERx_CHxCV=0x04 图16-63.通用定时器L2结构框 图16-64.内部时钟分频为1时正常模式下的控制电 图16-65.当预分频器的参数从1变到2时，计数器的时序 图16-66.向上计数时序图 图16-67.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图16-68.输入捕获逻 图16-69.三种输出比较模 图16-70.基本定时器结构框 图16-71.内部时钟分频为1时正常模式下的控制电 图16-72.当预分频器的参数从1变到2时，计数器的时序 图16-73.向上计数时序图 图16-74.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图17-2.USART字符帧(8数据位和1停止位 图17-4.过采样方式接收一个数据 图17-5.采用DMA方式实现USART数据发送配置步 图17-6.采用DMA方式实现USART数据接收配置步 图17-7.两个USART之间的硬件流控 图17-8.硬件流控 图17-9.空闲状态下检测断开 图17-10.数据传输过程中检测断开 图17-11.同步模式下的USART示 图17-13.IrDASIRENDEC模 图18-1.I2C模块框 图18-2.数据有效 图18-3.开始和停止状 图18-4.时钟同 图18-5.SDA线仲 图18-6.7位地址的I2C通讯流 图18-7.10位地址的I2C通讯流程（主机发送 图18-8.10位地址的I2C通讯流程（主机接收 图18-9.从机发送模 图18-10.从机接收模 图18-11.主机发送模 图18-12.主机接收使用方案A模 图18-13.主机接收使用方案B模 图19-1.SPI结构框 图19-2.常规模式下的SPI时序 图19-4.典型的全双工模式连 图19-7.典型的双向线连 图19-8.主机TI模式在不连续发送时的时序 图19-9.主机TI模式在连续发送时的时序 图19-10.从机TI模式时序 图20-1.SDIO“无响应”和“无数据”操 图20-6.SDIO框 图20-7.命令标记格 图20-8.响应令牌格 图20-9.1位数据总线宽 图20-12.通过停止SDIO_CLK的读等待操 图20-14.在功能1的多块读周期期间插入功能2读周 图20-15.读中断周期时 图20-16.写中断周期时 图20-19.命令完成信号关闭操 图21-1.系统架 图21-2.EXMCBank划 图21-6.模式1读时 图21-7.模式1写时 图21-8.模式A读时 图21-9.模式A写时 图21-10.模式2/B读时 图21-11.模式2写时 图21-12.模式B写时 图21-13.模式C读时 图21-14.模式C写时 图21-15.模式D读时 图21-16.模式D写时 图21-17.复用模式读时 图21-18.复用模式写时 图21-19.异步等待有效时的读时 图21-20.异步等待有效时的写时 图21-21.同步复用突发传输读时 图21-22.同步复用突发传输写时 图21-24.NCE敏感NANDFlash时 图22-2.发送寄存 图22-3.发送邮箱状态转 图22-4.接收寄存 图22-11.位时 图23-1.以太网模块框 图23-3.站点管理接口信 图23-4.独立接口(MII)信号 图23-5.精简独立接口(RMII)信号 图23-6.唤醒帧过滤器寄存 图23-7.系统时钟精细校准方 图23-8.描述符的环结构和链结 图23-9.常规发送描述 图23-10.增强发送描述 图23-11.常规接收描述 图23-12.增强接收描述 图23-14.以太网中断示意 图23-15.唤醒帧过滤器寄存 图24-1.USBD模块 图24-2.缓冲描述符表的用法示例(USBD_BADDR= 图25-2.在主机或设备模式下连接示意 图25-4.主机端口状态转移 图25-5.主机模式FIFO空 图25-6.主机模式FIFO寄存器映射 图25-7.设备模式FIFO空 图25-8.设备模式FIFO寄存器映射 表1-3.引导模 表1-4.引导程序支持外 表2-2.选项字 表3-1.节电模式总 表5-1.时钟输出0的时钟源选 表5-2.深度睡眠模式下1.2V域电压选 表5-3.时钟输出0的时钟源选 表5-4.深度睡眠模式下1.2V域电压选 表7-2.中断向量 表7-3.EXTI触发 表8-1.GPIO配置 表8-2.调试接口信 表8-3.调试端口映 表8-9.TIMER1备用功能重映 表8-29.OSC引脚配 表10-1.DMA传输操 表10-2.中断.............................................................................................................................................. 表12-7.不同分辨率对应的tCONV时 表13-1.DAC引 表14-2.在60MHz(fPCLK1)时的最大/最小超时 表16-1.定时器（TIMERx）分为五种类 表16-2.由参数控制的互补输出 表16-3.计数方向与编信号之间的关 表16-4.从模式例子列 表16-5.计数方向与编信号之间的关 表16-6.从模式列表和举例（通用定时器 表16-7.从机模式列表和举例（通用定时器 表17-2.停止位配 表18-1.I2C总线术语说明（参考飞利浦I2C规范 表18-2.状态标志 表19-1.SPI信号描 表19-3.SPI运行模 表19-4.SPI中断请 表19-5.I2S比特率计算.............................................................................................................................表19-6.音频采样频率计算.......................................................................................................................表19-7.各种运行模式下I2S接口信号的方 表19-8.I2S中 表20-1.SDIOI/O定 表20-2.命令格 表20-3.卡命令类 表20-4.基本命令(class 表20-5.面向块的读命令(class 表20-6.流命令(class1)和流写入命令(class 表20-7.面向块的写命令(class 表20-8.擦除命令(class 表20-9.面向块的写保护命令(class 表20-10.命令(class 表20-11.特定应用命令(class 表20-13.切换功能命令(class 表20-14.R1响 表20-15.R2响 表20-16.R3响 表20-17.R4响应 表20-18.R4响应(SD 表20-19.R5响应 表20-20.R5响应(SD 表20-21.R6响 表20-22.R7响 表20-23.卡状 表20-24.SD状 表20-25.移动性能字 表20-27.最大AU大 表20-28.擦除大小字 表20-29.擦除超时字 表20-30.擦除偏移字 表20-31.上锁/数据结 表21-6.模式1相关寄存器配 表21-7.模式A相关寄存器配 表21-8.模式2/B相关寄存器配 表21-9.模式C相关寄存器配 表21-10.模式D相关寄存器配 表21-11.复用模式相关寄存器配 表21-12.同步复用模式读时序配 表21-13.同步复用模式写时序配 表21-14.8位/16位NAND接口信号描 表21-15.16位PCCard接口信号描 表22-2.过滤索 表23-1.以太网模块引脚配 表23-2.时钟范 表23-3.接收接口信号编 表23-4.目标地址过滤器结果列 表23-5.源地址过滤器结果列 表23-6.接收描述符0错误状态描述，仅适用于常规描述符 表23-7.支持的PTP时间戳及其寄存器配 表24-2.双缓冲标志定 表24-3.双缓冲的用 表25-2.USBFS全局中 表26-1.版本历 GD32F30x系列器件是基于Arm®Cortex®-M4处理器的32位通用微控制器。Arm®Cortex®-M4Arm®Cortex®-M4增强的特性使Cortex®-M4处理器适合于那些需要高性能和低功耗微控制器的市场领域。指令宏单元AndTraceJTAGDebug Debugsystem TracePortOrJTAGDebugPort应的主机可以通过AHB互联矩阵对应的从机，空白的单元格表示相应的主机不可以通过1111111111111111111111111域(0x00000000〜0x1FFFFFFF)中取指令和向量。DBUS是Cortex®-M4内核的数据总线，用InterrputPoweredByPoweredByAPB1:FmaxAPB1:Fmax=APB2:Fmax=AHB TTTAHBtoAHBtoAHBGPDMA12Arm®Cortex®-M4处理器采用哈佛结构，可以使用相互独立的总线来指令和加载/数器，寄存器和I/O端口都在同一个线性的4GB的地址空间之内。这是Cortex®-M4的最大地Arm®Cortex®-M4的系统外设所占用，且不可更改。此外，其余部分地址空间可由供应商0xA0000000-0xA000EXMC-0x90000000-0x9FFFEXMC-PC0x70000000-0x8FFFEXMC-0x60000000-0x6FFFEXMC-0x50000000-0x50030x40080000-0x4FFF0x40040000-0x40070x4002BC00-0x40030x4002B000-0x40020x4002A000-0x40020x40028000-0x40020x40026800-0x40020x40026400-0x40020x40026000-0x40020x40025000-0x40020x40024000-0x40020x40023C00-0x40020x40023800-0x40020x40023400-0x40020x40023000-0x40020x40022C00-0x40020x40022800-0x40020x40022400-0x40020x40022000-0x40020x40021C00-0x40020x40021800-0x40020x40021400-0x40020x40021000-0x40020x40020C00-0x40020x40020800-0x40020x40020400-0x40020x40020000-0x40020x40018400-0x40010x40018000-0x40010x40017C00-0x40010x40017800-0x40010x40017400-0x40010x40017000-0x40010x40016C00-0x40010x40016800-0x40010x40015C00-0x40010x40015800-0x40010x40015400-0x40010x40015000-0x40010x40014C00-0x40010x40014800-0x40010x40014400-0x40010x40014000-0x40010x40013C00-0x40010x40013800-0x40010x40013400-0x40010x40013000-0x40010x40012C00-0x40010x40012800-0x40010x40012400-0x40010x40012000-0x40010x40011C00-0x40010x40011800-0x40010x40011400-0x40010x40011000-0x40010x40010C00-0x40010x40010800-0x40010x40010400-0x40010x40010000-0x40010x4000CC00-0x40000x4000C800-0x40000x4000C400-0x40000x4000C000-0x40000x40008000-0x40000x40007C00-0x40000x40007800-0x40000x40007400-0x40000x40007000-0x40000x40006C00-0x40000x40006800-0x40000x40006400-0x40000x40006000-0x4000SharedUSBD/CAN5120x40005C00-0x40000x40005800-0x40000x40005400-0x40000x40005000-0x40000x40004C00-0x40000x40004800-0x40000x40004400-0x40000x40004000-0x40000x40003C00-0x40000x40003800-0x40000x40003400-0x40000x40003000-0x40000x40002C00-0x40000x40002800-0x40000x40002400-0x40000x40002000-0x40000x40001C00-0x40000x40001800-0x40000x40001400-0x40000x40001000-0x40000x40000C00-0x40000x40000800-0x40000x40000400-0x40000x40000000-0x40000x20070000-0x3FFF0x20060000-0x20060x20030000-0x20050x20018000-0x20020x20000000-0x20010x1FFFF810-0x1FFF0x1FFFF800-0x1FFFOption0x1FFFB000-0x1FFFBoot0x1FFF7A10-0x1FFF0x1FFF7800-0x1FFF0x1FFF0000-0x1FFF0x1FFEC010-0x1FFE0x1FFEC000-0x1FFE0x10010000-0x1FFE0x10000000-0x10000x083C0000-0x0FFF0x08300000-0x083B0x08000000-0x082FMain0x00300000-0x07FF0x00100000-0x002FAliasedtoMainFlashorBoot0x00020000-0x000F0x00000000-0x0001 bit_word_addr0x220000000x200*32(7*40x2200 如果对0x2200401C进行写操作，那么0x20000200的第7位将会相应变化；如果对0x2200401C进行读操作，那么根据SRAM中0x20000200地址的第7位的值来返回0x01或0x00。片上SRAM片上FLASH器概GD32F303xx256K512K细说明见表1-3引导模式。该两个引脚的电平状态会在复位后的第四个CK_SYS(系统时钟)的1-3.x001片上11上电序列或系统复位后，Arm®Cortex®-M4处理器先从0x00000000地址获取栈顶值，再从0x00000004地址获得引导代码的址，然后从引导代码的址开始执行程序。0000表1-4.USART1(PD5PD6)USART1(PD5PD6) r

FLASH器容ID（96位 rr rr位/位 名 描 rr位/位 名 描 7对于GD32F30x_CL和GD32F30x_XD，使用了两片闪存，前512KB大小为4KB。主闪存的每页都可以单独擦除。闪存结构见表2-1.GD32F30xCL（字节0x08000000-0x08000x08000800-0x08000x08001000-0x0800.........主闪存0x0807F800-0x08070x08080000-0x08080x08081000-0x0808.........0x082FF000-0x082FBoot区0x1FFFF000-0x1FFF0x1FFFE000-0x1FFF0x1FFFB000-0x1FFF0x1FFFF800-0x1FFF 和xCDEF89AB，可以使得FMC_CTL0寄存器。两次写操作后，FMC_CTL0寄存器的LK位被硬件清0。可以通过软件设置FMC_CTL0寄存器的LK位为1再次锁定FMC_CTL0寄存器。任何对FMC_KEY0寄存器的错误操作都会将LK位置1，从而锁定。第二层过程也是两次写操作，向FMC_OBKEY寄存器先后写入0x 0xCDEF89AB，然后硬件将FMC_CTL0寄存器的OBWEN位置1。软件可以将FMC_CTL0的对于GD32F30x_CL和GD32F30x_XD，FMC_CTL0寄存器用来设置对bank0和选项字节块的操作，FMC_CTL1寄存器用来设置对bank1的擦写操作。FMC_CTL1的和锁定机制和FMC的页擦除功能使得主闪存的页内容初始化为高电平。每一页都可以被独立擦除，而位被置位，该操作将触发操作出错中断。中断服务程序可通过检测FMC_STATx寄存器的2-1.否是否是否是如果单独擦除Bank0，置位FMC_CTL0寄存器的MER位。如果单独擦除Bank1，置位被置1FMC将触发一个中断。由于所有的闪存数据都将被复位为0xFFFF_FFFF，可以通过.2-2.LKLK否是否BUSY是置位MER否BUSY是FMC_CTLx位被置1，FMC将触发一个中断。需要注意的是，执行整字/半字编程操作时需要检查目的地.2-3.否是否是置位PG否是，当可选字节块编程成功执行，FMC_STAT0寄存器的ENDF位置位。若FMC_CTL0寄存器的节和可选字节不匹配，FMC_OBSTAT寄存器的OBERR位将被置1，可选字节被强制设置为0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fffWP[30:24]:每个bit可设置4KB闪存的保护状态，对于GD32F30x_CL、GD32F30x_HD和GD32F30x_XD是20x1fff或从SRAM中启动时，以及从bootloader区启动时，这些模式下对主块的操作都被。从而可以通过该方式失能安全保护功能。如果将SPC字节和它的补字节设置为0x5AA5，安全等待状态寄存器011~111寄存器 ww 选项字节操作寄存器 ww 0 r 5432100 98765432 0 WWADDR选项字节状态寄存器 rDATA[5 10擦除/编程保护寄存器 rr1 ww 写值到KEY[31:0]可以FMC_CTL1寄存器1 5432101 762 1 WWADDR等待状态使能寄存器1在0 ID寄存器 rr.PowerPowerAPBAHB

（LXTAL当备份域由VBAT电源供电时（VBAK连接至VBAT相环）LVD（低电压检测器）等等。VDD间的关系。VPOR2.40V，VPDR表示掉电复位的阈值电tt电源复位(低电平有效VVLVD的功能是检测VDD/VDDA供电电压是否低于低电压检测阈值，该阈值由电源控制寄存器(PMU_CTL)LVDT[2:0]位进行配置。LVDLVDEN置位使能，位于电源状态寄存器(PMU_CS)中的LVDF位表示低电压是否出现，该连接至EXTI的第16线，用户可.Vhyst100mV.LVDtLVDVDDVDDAADCDACVDDA独立供电可使模拟电路达到更好的特性。为避免噪声，VDDA通过外部滤VDDAVSSA。VREF-100-pin封装上，在其他封装里，其内部连接至1.2V1.2V电压上电后，POR1.2V域中产生一个复位序列，复位完成后，如果要进入指定1.2V电源域工作在高频状态下，且打开了多种功能，建议进入高驱动模式。使用高驱动系统复位或电源复位后，GD32F30xMCU处于全功能状态且电源域全部处于供电状态。实现（HCLKPCK1PCLK2PMU_CTLLDOVSLDO输出电压。LDOVSPLL关闭情况关闭时，LDO1.2V电源域。此外，三种省