第十三讲边沿触发器及其功能变换

第十三讲边沿触发器及其功能变换第1页，共44页，2023年，2月20日，星期二同步触发器的空翻在CP为高电平1期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化的现象。D触发器的空翻现象第2页，共44页，2023年，2月20日，星期二第十三讲边沿触发器及其功能变换第3页，共44页，2023年，2月20日，星期二内容：1.边沿触发器

2.主从触发器目的与要求：1.掌握触发器的边沿触发方式和主从触发方式。2.掌握各种逻辑功能的触发器：RS、D、JK、T、T′的逻辑功能。重点：1.正确理解触发器的逻辑功能和触发方式。

2.熟练掌握触发器的特性方程。难点：触发方式、特性表、驱动表的正确理解。第4页，共44页，2023年，2月20日，星期二边沿触发器为何要用边沿触发器同步触发方式存在空翻，为了克服空翻。边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转。从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。

边沿触发器主要有维持阻塞D触发器，边沿JK触发器等边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。（集成触发器的学习以应用为主，不强调内部电路。）？CP上升沿，下降沿第5页，共44页，2023年，2月20日，星期二边沿JK触发器1.电路结构逻辑符号中CP端加“^”表示边沿触发输入，加小圆圈表示下降沿有效触发，不加小圆圈表示上升沿有效触发。边沿触发器下降沿有效触发第6页，共44页，2023年，2月20日，星期二式中Qn+1为CP下降沿到来后的状态；Qn为CP到来前的状态。2.逻辑功能边沿JK触发器第7页，共44页，2023年，2月20日，星期二3.具有直接置0和置1端的边沿JK触发器下图为下降沿触发的边沿JK触发器74LS112。置0（）置1（）端均为低电平有效，异步方式(不受CP的影响)。第8页，共44页，2023年，2月20日，星期二4.JK触发器构成的T触发器和T’触发器T触发器：具有保持和翻转功能的触发器。T’触发器：只具有翻转功能的触发器。第9页，共44页，2023年，2月20日，星期二(1)JK触发器T触发器令JK触发器的J=K=T，可得T触发器的特性方程为：（CP下降沿到来有效）T触发器的逻辑功能为：

T=1时：每输入一个时钟脉冲CP，触发器的状态翻转一次；

T=0时：输入时钟脉冲CP时，触发器状态保持不变T触发器的作用：计数。第10页，共44页，2023年，2月20日，星期二(2)JK触发器T’触发器令JK触发器的J=K=1，可得T'触发器的特性方程为：（CP下降沿到来有效）T’触发器是T触发器在T=1时的特例。第11页，共44页，2023年，2月20日，星期二集成边沿JK触发器①74LS112为CP下降沿触发。②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注意第12页，共44页，2023年，2月20日，星期二

由3个基本SR锁存器组成置0维持线接受D、CP输入信号根据确定触发器的状态维持阻塞D触发器（边沿D触发器）第13页，共44页，2023年，2月20日，星期二011DD

1

&

CP

Q1

&

G33

&

&

&

Q2

Q3

S

RQ4

D

QQ&

CP=0

Qn+1=QnD信号进入触发器,为状态刷新作好准备Q1=DQ4=D工作原理:触发器,状态不变G2G1G4G5G6第14页，共44页，2023年，2月20日，星期二01DD

G1

&

CP

Q1

&

3

&

&

&

G5

Q2

Q3

S

R

G

Q4

D

G

Q

Q

&

当CP由0跳变为1100DD在CP脉冲的上升沿，触法器按此前的D信号刷新11G2G4G6G5G3工作原理:第15页，共44页，2023年，2月20日，星期二

1

&

CP

Q1

&

3

&

&

&

G5

Q2

Q3

S

R

G

Q4

D

G6

Q

Q

&

当CP=1置0维持线110D信号不影响、的状态，Q的状态不变0置1阻塞线如Qn+1=0G1G2G3G4G5G601D不能改变Q3、Q2第16页，共44页，2023年，2月20日，星期二1

1

&

CP

Q1

&

3

&

&

&

5

Q2

Q3

S

R

G

Q4

D

G

Q

Q

&

当CP=101置1维持线置0阻塞线1D信号不影响、的状态，Q的状态不变如Qn+1=1G1G2G3G4G5G6011

Q2、Q3状态不变第17页，共44页，2023年，2月20日，星期二触发方式—边沿维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，又称为边沿D触发器。

Qn+1=D

（CP上升沿到来有效）式中的D信号指CP上升沿到来前的状态，Qn+1为CP上升沿到来后的状态。逻辑符号第18页，共44页，2023年，2月20日，星期二具有直接置0和置1端的维持阻塞D触发器：直接（异步）置0端；低电平有效。

：直接（异步）置1端；低电平有效。直接（异步）：指不受CP的影响。第19页，共44页，2023年，2月20日，星期二D触发器构成的T触发器和T’触发器1.D触发器T触发器（CP脉冲上升沿到来有效）令D=T⊕Qn2.D触发器T’触发器（CP脉冲上升沿到来有效）令第20页，共44页，2023年，2月20日，星期二主从触发器1.主从触发器与边沿触发器一样可以克服空翻。2.结构：主从结构。内部有相对称的主触发器和从触发器3.触发方式：主从式。主、从两个触发器分别工作在CP两个不同的时区内。总体效果上与边沿触发方式相同。状态更新的时刻只发生在CP信号的上升沿或下降沿4.优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。主从触发器是在同步RS触发器的基础上发展出来的各种逻辑功能的触发器都有主从触发方式的触发器,即：主从RS触发器、主从JK触发器、主从D触发器、主从T触发器、主从T’触发器。第21页，共44页，2023年，2月20日，星期二主从RS触发器1.电路结构由两个同步RS触发器串联组成，上面的为从触发器，下面的为主触发器。

G9门的作用是将CP反相，使主、从两个触发器分别工作在两个不同的时区内。CP下降沿到来时有效特性方程第22页，共44页，2023年，2月20日，星期二主从RS触发器(1)接收输入信号过程：CP=1期间，主触发器控制门G7、G8打开，接收输入信号R、S，有：

从触发器控制门G3、G4封锁，其状态保持不变。工作原理第23页，共44页，2023年，2月20日，星期二01(2)输出信号过程：CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、的值当然不可能改变。第24页，共44页，2023年，2月20日，星期二逻辑符号电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收激励信号，CP下降沿到来时触发翻转的特点。存在着约束问题，即在CP＝1期间，激励信号R和S不能同时为1。边沿触发器第25页，共44页，2023年，2月20日，星期二主从JK触发器1.电路结构代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。第26页，共44页，2023年，2月20日，星期二特性表、时序图第27页，共44页，2023年，2月20日，星期二电路特点逻辑符号①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号,CP下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。第28页，共44页，2023年，2月20日，星期二带清零端和预置端的主从JK触发器RD=0，直接置0001SD=0，直接置101第29页，共44页，2023年，2月20日，星期二带清零端和预置端的主从JK触发器的逻辑符号第30页，共44页，2023年，2月20日，星期二集成主从JK触发器低电平有效低电平有效CP下降沿触发第31页，共44页，2023年，2月20日，星期二与输入主从JK触发器的逻辑符号第32页，共44页，2023年，2月20日，星期二主从D触发器特性方程为：下降沿时刻有效第33页，共44页，2023年，2月20日，星期二集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发第34页，共44页，2023年，2月20日，星期二总结：触发器的两要素一、逻辑功能1.描述方法：逻辑符号、特性表、驱动表、特性方程、状态转移图1）逻辑符号

“^”：表示边沿触发输入。

小圆圈：表示下降沿有效触发。无小圆圈：表示上升沿有效触发。

“┓”：表示主从触发输出。第35页，共44页，2023年，2月20日，星期二2）特性表3）驱动表XQn第36页，共44页，2023年，2月20日，星期二4）特性方程第37页，共44页，2023年，2月20日，星期二二、触发方式1.基本RS触发器：直接电平触发（低电平有效/高电平有效）,无CP。2.同步触发

CP的（高/低）电平期间触发；即在整个有效电平期间接收输入信号（RS/JK/D/T）；在整个电平期间状态相应更新；存在空翻。3.边沿触发只在CP的↓或↑边沿触发；即只在CP的↓或↑边沿接收输入信号（RS/JK/D/T）；只在CP的↓或↑边沿状态更新；无空翻。4.主从触发有主、从两个触发器，在CP的高/低电平期间交替工作、封锁。只在CP的高电平期间（或低电平期间）接收输入信号（RS/JK/D/T）；只在CP的↓或↑边沿总的输出状态更新。第38页，共44页，2023年，2月20日，星期二集成触发器中常见的置0和置1端：直接（异步）置0端。：直接（异步）置1端。有非号：低电平有效。无非号：高电平有效。直接（异步）：指不受CP的影响。同步：与CP节拍相同。第39页，共44页，2