数字电路实验电子秒表设计_第1页
数字电路实验电子秒表设计_第2页
数字电路实验电子秒表设计_第3页
数字电路实验电子秒表设计_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

**交通大学信息科学与工程学院综合性实验报告姓名：*学号0*班级：2012级软件2班实验项目名称：电子秒表实验项目性质：设计性实验实验所属课程：数字电路技术基础实验室(中心)：电子电工实验室指导教师：*实验达成时间：2013年12月20日教师评阅建议：署名：年月日实验成绩：一、实验目的熟习计数器的工作原理及特色；认识和掌握四位同步可预置二进制计数器74LS161的使用方法；学习设计N进制加法计数器的方法；认识电子秒表的设计原理；掌握电子秒表的设计方法；二、实验内容及要求自己设计的同学能够在实验中考证；按老师要求做的最好回去用EWB设计60分钟的电子秒表；达成实验报告，附上电路图及仿真结果；总结数字电路设计的一般方法，掌握常有的数字电路设计的软件。三、实验原理本实验采纳4枚74LS161计数器及少许的门电路构成。当原有计数器从全0状态开始计数并接收了n个脉冲后，电路进入SN状态；假如将SN状态译码产生一个置零信号加入到计数器的置零输入端，则计数器马上返回S0状态，所以能够获得相应进制的计数器。因为电路一旦进入SN状态后马上又被置成S0状态，所以SN状态只在极短的时间出现，在稳固的状态循环中不包含SN状态。本实验采纳的4枚74LS161计数器中此中两枚采纳十进制计数，此外两枚采纳六进制计数用于实现60分钟秒表的设计。五、实验过程及原始记录（含电路图）本实验采纳4枚74LS161计数器进行实验设计，用于构成秒表；设计过程中此中两枚需设计成十进制计数器；此外两枚需设计成6进制计数器。六进制计数器：当Q3Q2Q1Q0=0110时，置零输入端输入置零信号使计数器清零；Q3Q2Q1Q0=0101时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。十进制计数器：当Q3Q2Q1Q0=1010时，置零输入端输入置零信号使计数器清零；Q3Q2Q1Q0=1001时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。其电路图实现以下：六、实验结果及剖析运转程序，实验结果正确。能用于实现秒表的有关功能，能用于丈量时间，进行分和秒的测定；能实现分和秒的显示，以下列图所示：七、实验领会经过本实验的设计，让我对计数器更为认识了，掌握了其原理及其使用方法，提高了自己的

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论