高速单端同步总线模块中同步时钟的设计方法

本文格式为Word版，下载可任意编辑——高速单端同步总线模块中同步时钟的设计方法

本文采用ADI公司的频率合成器ADF4360-9BCPZ和AD9958BCPZ实现高精度、高切实度、高稳定度、宽范围的相位/幅度可调的同步时钟电路设计。给出了同步时钟电路框图，细致论述了电路原理和寄放器的参数配置。该同步时钟电路已应用于最高速率133Mbps的高速单端同步总线模块中，对多通道数据通信稳当性、抗干扰才能、通信速率等有显著提高。

同步总线；同步时钟；AD9958BCPZ

0引言

高速单端同步总线模块主要用于实现多通道的单端同步总线的数据通信[1]。通道数目最大支持512个，速率最大支持133Mbps，采用可配置的原那么，支持数据的发送和接收。在高速的数据发送与接收过程中，高精度、高切实度、高稳定度、宽范围的相位/幅度可调的同步采样时钟成为影响多通道数据通信稳当性、抗干扰才能、通信速率等的一个关键因素。

在数据通信过程中，现有方法获取的同步采样时钟都是通过参考时钟直接来产生[2]。从一个参考时钟获得多个不同采样时钟，会导致每个采集板上的相位同步没有直接用采样时钟那样精度高，并且稳定性同样没有直接用采样时钟的高，直接影响了多通道数据通信的切实性和稳定性。

本文提出了一种适用于高速单端同步总线模块的同步时钟设计方法，它基于ADI公司高性能、动态特性优异、可双路输出的DDS芯片AD9958BCPZ[3-4]来实现。

1基于AD9958BCPZ的同步时钟设计

图1为基于AD9958BCPZ的同步时钟产生电路实现框图。

图1基于AD9958BCPZ的同步时钟产生电路实现图

图1中，基于AD9958BCPZ的同步时钟设计方法主要包括精确参考时钟的获取、高性能同步时钟的产生、同步时钟的滤牵扯调理电路和FPGA操纵四个片面。

1.1精确参考时钟的获取

精确参考时钟的获取主要采用ADI公司的频率合成器ADF4360-BCPZ和ONSemiconductor公司的高速PECL规律门电路MC100EPT20DTG共同来实现。

ADF4360-BCPZ有3个24位的寄放器R、C、N，其中寄放器R、N中的操纵字共同抉择了VCO端输出频率，寄放器C抉择了DIVOUT端的输出模式。

VCO端输出频率公式为：

f■=B×f■R（1）

其中，fVCO是VCO端输出频率；fREFIN是外部参考输入频率，范围10M-250MHz；R为14位分频计数器，由寄放器R操纵，范围为1-16383；B为13倍频计数器，由寄放器N操纵，范围为3-8191。

DIVOUT端选择ACNTR/2OUT输出模式下的输出频率为：

f■=（f■A）2（2）

其中，A为5位分频计数器，由寄放器N操纵，范围为2-31。

为了在DIVOUT端得到稳定的25MHz时钟，由公式（2）可知，VCO端输出频率务必为（50A）MHz，这里取A=2，即fVCO=100MHz。选择鉴相频率为200kHz，环路带宽为10kHz，通过ADIsimPLL软件仿真得R=50，即B=500，最终寄放器设置为R=0x3000C9，C=0x31A4，N=0x1F40A。

高速PECL规律门电路MC100EPT20DTG把ADF4360-BCPZ得到的稳定的25MHz单端参考时钟转换为同频率的差分信号，提高抗干扰才能，供给一个波形稳定、明净的得志频率合成器AD9958BCPZ参考时钟要求的频率信号。

1.2同步时钟发生

本文采用ADI公司的频率合成器AD9958BCPZ来实现高性能同步时钟的产生。AD9958BCPZ是一款高性能、动态特性优异、可双路输出的DDS芯片，每路可单独操纵频率、相位/幅度；两个通道之间有固定的同步性，可支持多个设备的同步，并且产生最高频率为200MHz的双路信号；具有32位频率累加器、14位相位累加器、10位输出幅度累加器等，可实现高精度、高切实度、高稳定度、宽范围的相位/幅度可调的同步采样时钟，其电路布局简朴、通道间隔离度高、功耗小。

输出信号频率的计算公式为：

f■=（FTW）×f■2■（3）

其中，FTW为输出信号的频率操纵字，范围为0-231。

输出信号相位的计算公式为：

？渍=（POW）×360■2■（4）

其中，POW为输出信号的相位操纵字，范围为0-214。

输出信号频率的计算公式为：

A=（ACR）×V■2■（5）

其中，ACR为输出信号的幅度操纵字，范围为0-210，Vmax与外接电阻RSET有关。

选择可编程串口操作模式为1位串行2线模式，串口操纵器能自动识别被访问的寄放器字节地址；选择双通道；选择先高位后低位的数据传输模式；通过公式（3）、（4）、（5）计算出输出信号的频率、相位、幅度操纵字。寄放器配置，使AD9958BCPZ输出相位/幅度可调的1KHz-133MHz的频率信号。寄放器设置为CSR=0xF0，FR1=0xCC0000，CFR=0x300，CFTW0=0x7FFFFFFF-0，CPOW0=0x3FFF-0，ACR=0x13FF-1000。

1.3输出滤波器及对比器电路

滤波器及调理电路由陶瓷低通滤波器LFCN-180+和MAXIM公司的超高速轨迹对比器MAX999UK组成。

LFCN-180+有效滤除由相位截断、相位/幅度量化误差引起的AD9958BCPZ输出频率信号杂散，得到杂波抑制性能好的频率信号。

AD9958BCPZ输出的正弦波频率信号经过对比器MAX999UK转化为方波，得到所需要的同步时钟，同时MAX999UK也降低了频率信号的输出杂散。

1.4FPGA操纵

在本文中FPGA有以下3种主要作用：

1）产生标准的3线SPI读写时序对ADF4360-BCPZ的寄放器R、C、N举行配置，使ADF4360-BCPZ稳定锁定，输出稳定精确的参考时钟信号。

2）与上位机通信，接收上位机的命令字。

3）产生标准的3线SPI读写时序，按照接收到的命令字对AD9958BCPZ举行配置，操纵输出1kHz-133MHz的频率信号。

2终止语

本文是一种高速单端同步总线模块的同步时钟设计方法，实现高精度、高切实度、高稳定度、宽范围的相位/幅度可调的同步时钟的产生，频率辨识率可以达成0.116Hz，相位操纵精度可以达成0.0220，使多通道数据通信更加高效切实。方法简朴实用，同时简化了电路繁杂程度和操纵流程，更重要的是便于调试，大大缩短了调试周期；加上AD9958BCPZ自身卓越的通道间隔离度、高达16阶频率/相位/幅度调制才能提高了信号的抗干扰才能，使相邻信道的信号干扰降到最低，对多通道数据通信稳当性、抗干扰才能、通信速率等有显著提高。

[1]张庆民，安琪，等.高速同步总线的时序设计[J].系统工程与电子技术，2000.Vol.22（11）.

[2]汤继星.基于DSP的直接数字频率合成（DDS）技术研究[D].南京理工大学，2022.

[3]赵云