第4章 主存储器

第四章主存储器14.1存储器和存储系统存储器：存放计算机程序和数据的设备存储系统：包括存储器以及管理存储器的软硬件和相应的设备2存储系统的层次结构CPUCACHE主存（内存）辅存（外存）根据各种存储器的存储容量、存取速度和价格比的不同，将它们按照一定的体系结构组织起来，使所放的程序和数据按照一定的层次分布在各种存储器中。31、主存和高速缓存之间的关系Cache引入:为解决cpu和主存之间的速度差距,提高整机的运算速度,在cpu和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。Cache特点存取速度快，容量小，存储控制和管理由硬件实现Cache工作原理——程序访问的局部性在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。（指令分布的连续性和循环程序及子程序的多次执行）数据分布不如指令明显，但对数组的访问及工作单元的选择可使存储地址相对集中。42、主存与辅存之间的关系主存:(半导体)优:速度快缺:容量受限,单位成本高,断电丢失信息辅存:(光盘,磁盘)优:容量大,信息长久保存,单位成本低.缺:存取速度慢CPU正在运行的程序和数据存放在主存暂时不用的程序和数据存放在辅存辅存只与主存进行数据交换54.2存储器的类型和特点按存储介质分半导体存储器、磁表面存储器、光存储器按读写性质分随机读写存储器（RAM）静态随机存储器（SRAM）；动态随机存储器（DRAM）由于它们存储的内容断电则消失故称为易失性存储器只读存储器（ROM）掩膜型ROM，EPROM，EEPROM由于其内容断电也不消失故称为非易失性存储器按在计算机中的层次作用分主存储器、辅助存储器、高速缓冲存储器64.3存储器的主要技术指标存储容量：存放信息的总数，通常以字节Byte)为单位B、KB、MB、GB、TB。存储周期：CPU连续两次访问存储器所需要的最短时间间隔。最大存取时间:是存储器从接到寻找存储单元的地址码开始,到读出或存入数据为止所需的时间.存储器的价格：通常以每位价格P来衡量其他可靠性、存储密度、信息存储的长期性、功耗(分操作功耗和维持功耗)、物理尺寸(集成度)74.4主存储器的基本操作主存储器用来暂时存储CPU正在使用的指令和数据,它和CPU的关系最为密切。CPU通过使用AR（地址寄存器）和DR（数码寄存器）和总线与主存进行数据传送。为了从存储器中取一个信息字，CPU必须指定存储器字地址并进行“读’操作。CPU需要把信息率的地址送到AR，经地址总线送往主存储器、同时，CPU应用控制线（read）发一个读”请求、此后，CPU等待从主存储器发来的回答信号通知CPU‘读”操作完成、主存储器通过ready线做出回答，若。rady信号为“1’，说明存储字的内容已经读出，并放在数据总线上，送人DR、这时“取”数操作完成。为了“存’一个字到主存，CPU先将信息率在主存中的地址经AR送地址总线，并将信息字送DR、同时发出‘写’命令。此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经ready控制线发回存储器操作完成信号、这时‘存’数操作完成。84.5半导体存储器4.5.1常用半导体存储器RAM和ROMRAM组成结构器件分双极型和MOS型双极型:速度快,集成度低,功耗大,成本高.MOS型:速度低.集成度高,功耗低,工艺简单分类：DRAM,EDORAM,SIMM,SDRAM,SGRAMROM:掩膜ROM,PROM,EPROM,EEPROM94.5.2存储器的基本结构及各部分的功能.1.半导体存储器的基本组成.存储矩阵地址译码器三态双向缓冲器存储控制逻辑A0A1AF-1D0D1DW-1R/WCECE102.存储矩阵字结构:同一芯片存放一个字的多位(1024b=128B)优点是:选中某个单元,其包含的各位信息可从同一芯片读出,缺点是芯片外引线较多,成本高.适合容量小的静态RAM.位结构:同一芯片存放多个字的同一位.优点是芯片的外引线少,缺点是需要多个芯片组和工作.适合动态RAM和大容量静态RAM 一个基本单元电路只能存放一位二进制信息,为保存大量信息,存储器中需要将许多基本单元电路按一定的顺序排列成阵列形式,这样的这列称为存储矩阵.排列方式:字结构和位结构.10221023123位结构01127字结构D7D6D0113.地址译码器功能:接收系统总线传来的地址信号,产生地址译码信号后,选中存储矩阵中的某个或几个基本存储单元.分类:单译码,双译码单译码方式适合小容量的存储器例如：地址线12根对应4096个状态，需要4096根译码线双译码方式适合大容量存储器(也称为矩阵译码器）分X、Y两个方向的译码例如：地址线12根X、Y方向各6根，64*64=4096个状态，128根译码线12单译码存储结构（64*8位） 0,00,763，063，7X地址译码器A0A5X0X63三态双向缓冲存储器D0D7R/WCE132位地址单译码示例： 2位地址码产生4条译码线（“1”有效）A1A0F0F1F2F3140，08位0，638位63，08位63，638位X地址译码器A0A5双译码存储结构（行地址，列地址）（1位*8片位扩展）X0X63Y地址译码器A6A11Y0Y63I/ODB8位154.存储器控制电路功能:通过存储器控制信号的引线端,接收来自CPU或外部电路的控制信号,经过组合变换后,对存储矩阵,地址译码器和三态双向缓冲器进行控制.基本引脚CS,R/W164.5.3半导体随机存储器静态随机存储器SRAM动态随机存储器DRAM

171.静态RAM的工作原理选择线I/OI/OVccQ3Q4Q5Q6Q1Q2182、单管动态RAM工作原理刷新放大器行选择信号列选择信号数据输入/输出线QC19存储器的读周期tRC地址CS数据输出tAtCOtCXADC读取时间：是指从地址有效到数据稳定到外部数据总线上的时间。读取周期tRC

=读取时间tA+恢复时间。

tco片选稳定时间；tcx输出延迟时间20tWCtwc写周期=地址建立taw+写脉冲宽度tw+写操作恢复。tDw数据有效时间存储器的写周期地址CS数据输入BADCStW数据保持数据输出tDWtAW214.6半导体只读存储器（非易失性）1.基本结构,特点及类型行译码器A0A1列译码器A2A2片选数据222.一次性可编程存储器PROM行线X列线YVCCTXY熔丝23

3.紫外线擦除可编程序的只读存储器（EPROM）为了能多次修改ROM中的内容，产生了EPROM。其基本存储单元由一个管子组成，但与其他电路相比管于内多增加了一个浮置栅。如编程序（写入）时，控制栅接12V编程序电压Vpp，源极接地，漏极上加5V电压、漏源极间的电场作用使电子穿越沟道，在控制栅的高压吸引下这些自由电子越过氧化层进人浮置栅当停置栅极获得足够多的自由电子后，漏源极间便形成导电沟道（接通状态），信息存储在周围都被氧化层绝缘的浮置栅L，即使掉电，信息仍保存。当EPROM中的内容需要改写时，先将其全部内容擦除，然后再编程、擦除是靠紫外线使浮置栅上电荷泄漏而实现的。EPROM芯片封装上方有一个石英玻璃窗口，将器件从电路上取下，用紫外线照射这个窗口可实现整体擦除、EPROM的编程次数基本不受限制（型号为27***）。24

4.可电擦可编程序只读存储器（EEPROM）EEPROM的编程序原理与FPROM相同，但擦除原理完全不同，重复改写的次数有限制（因氧化层被磨损），一般为10万次。其读写操作可按每个位或每个字节进行，类似于SRAM，但每字节的写人周期要几毫秒，比SRAM长得多、EEPROM其栅极氧化层比EPROM薄，因此具有电擦除功能（型号28***）。5.快速除读写存储器（FlashMemory）FlashMemory是在FPROM与EEPROM基础上发展起来的，它与EPROM一样，用单管来存储一位信息，它与EEPROM相同之处是用电来擦除、但是它只能擦除整个区或整个器件。快擦除读写存储器于1983年推出，1988年商品化。它兼有ROM和RAM两者的性能，又有DRAM一样的高密度。目前价格已低于DRAM，芯片容量已接近于DRAM，是唯一具有大存储量、非易失性、低价格、可在线改写和高速度（读）等特性的存储器、它是近年来发展很快很有前途的存储器（型号29***）254.7DRAM的研制与发展

近年来，开展了基于DRAM结构的研究与发展工作，现简单介绍目前使用的类型于下；1.EDODRAM

扩充数据输出（extendeddataout简称EDO），它在完成当前内存周期前即可开始下一内存周期的操作,因此能提高数据带宽或传输率。2.同步DRAM（SDRAM）

具有新结构和新接口的SDRAM已被广泛应用于计算机系统中、它的读写周期（10n～15us）比EDODRAM（20ns～30us）快，取代了EDODRAM。典型的DRAM是异步工作的，处理器送地址和控制信号到存储器后，等待存储器进行内部操作（选择行线和列线读出信号放大并送输出缓冲器等），因而影响了系统性能。而SDRAM与处理器之间的数据传送是同步的，在系统时钟控制下，处理器送地址和控制命令到SDRAM后，在经过一定数量（其值是已知的）的时钟周期后，SDRAM完成读或写的内部操作、在此期间，处理器可以去进行其他工作，而不必等待之。SDRAM采用成组传送方式（即一次传送一组数据），对顺序传送大量数据（如字处理和多媒体等）特别有效.26

3.RambusDRAM(RDRAM)该芯片采取垂直封装，所有引出针都从一边引出，使得存储器的装配非常紧凑。它与CPU之间传送数据是通过专用的RDRAM总线进行的，而且不用通常的RAS,CAS,WE和CE信号。该芯片采取异步成组数据传输协议，在开始传送时需要较大存取时间（例如48ns），以后可达到500Mb／S的传输率、能达到这样的高速度是因为精确地规定了总线的阻抗、时钟和信号。RDRAM从高速总线上得到访存请求，包括地址、操作类型和传送的字节数。Rambus得到Intel公司的支持，其高档的Pentlu3处理器采用了RambusDRAM结构。4.集成随机存储器（IRAM）将整个DRAM系统集成在一个芯片内，包括存储单元阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等、片内还附加有测试电路。5.ASICRAM根据用户需求而设计的专用存储器芯片，它以RAM为中心，并结合其他逻辑功能电路。例如，视频存储器（videomemory）是显示专用存储器，它接收外界送来的图像信息然后向显示系统提供高速串行信息。274.8主存储器的组成与控制主存储器:计算机中存放当前正在执行的程序和其使用数据的存储器.存储器的地址:对存储单元进行顺序编号.地址空间:地址长度所限定能访问的存储单元数目.28主存储器的基本组成与结构MAR地址译码器存储体读写电路MDRK位地址总线...N位数据总线控制电路控制信号1.主存储器的基本结构29

I/O

I/O4.8.1存储器容量的扩展位扩展4M1I/O

I/O数据线8条D7。。D0地址线22条A21A0CSR/W··30字扩展

CS1M8R/WD7~D0

CS1M8R/WD7~D0R/WA20A19A0A19~A0A19~A031字位扩展如果一个存储容量为M字N位所用芯片规格为L字K位那么这个存储器共用M/LN/K个芯片例如：要组成16M8位的存储器系统，目前有芯片规格为4M1位若干片需用32片若有芯片规格为1M8位则需用16片CSI/OA0~A21R/W328片4片A23~A2216M*8位D7D0CSI/O4M*1位A21~A0R/WCSI/O4M*1位A21~A0R/WCSI/O4M*1位A21~A0R/WCSI/O4M*1位A21~A0R/WA21~A0译码器Y0Y333例如：使用Intel2114芯片（1K*4bit）扩展为4K*8bit存储器 34

4.8.2存储控制在存储器中，往往需要增设附加电路、这些附加电路包括地址多路转换线路、地址选通、刷新逻辑，以及读/写控制逻辑等。在大容量存储器芯片中，为了减少芯片地址线引出端数目．将地址码分两次送到存储器芯片，因此芯片地址线引出端减少到地址码的一半。刷新逻辑是为动态MOS随机存储器的刷新准备的、通过定时刷新、保证动态MOS存储器的信息不致丢失。动态MOS存储器采用“读出”方式进行刷新、因为在读出过程中恢复了存储单元的MOS栅极电容电荷并保持原单元的内容，所以读出过程就是再生过程。但是存储器的访问地址是随机的，不能保证所有的存储单元在一定时间内都可以通过正常的读写操作进行刷新，因此需要专门予以考虑.通常，在再生过程中只改变行选择线地址，每次再生一行依次对存储器的每一行进行读出，就可完成对整个RAM的刷新。从上一次对整个存储器刷新结束下一次对整个存储器全部刷新一遍为止，这一段时间间隔称作再生周期，又叫刷新周期，一般为2ms。

35

通常有两种刷新方式。（l）集中刷新集中式刷新指在一个刷新周期内，利用一段固定的时间依次对存储器的所有行逐一再生，在此期间停止对存储器的读和写。例如，一个存储器有1024行系统工作周期为200us。RAM刷新周期为2ms。这样，在每个刷新周期内共有10000个工作周期，其中用于再生的为IO24个工作周期，用于读和写的为8976个工作周期。即(2ms/200us)-1024=8976。集中刷新的缺点是在刷新期间不能访问存储器，有时会影响计算机系统的正确工作。（2）分布式刷新采取在2mS时间内分散地将1024行刷新一遍的方法，具体做法是将刷新周期除以行数，得到两次刷新操作之间的时间间隔t,利用逻辑电路每隔时间t产生一次刷新请求。动态MOS存储器的刷新需要有硬件电路的支持包括刷新计数器、刷新访存裁决，刷新控制逻辑等。这些线路可以集中在RAM存储控制器芯片中。36

4．9多体交叉存储器计算机中大容量的主存，可由多个存储体组成，每个体都具有自己的读写线路、地址寄存器和数据寄存器，称为‘存储模块’。这种多模块存储器可以实现重叠与交叉存取，如果在M个模块上交叉编址（M—2”），则称为模M交叉编址。通常采用的编址方式如图422（a）所示。设存储器包括M个模块，每个模块的容量为L，各存储模块进行低位交叉编址，连续的地址分布在相邻的模块中。第i个模块Mi的地址编号应按下式给出:Mj+4其中,j=0，1,2,...,L-1i=0,1,2,...,M-1表4.2列出了模四交叉各模块的编址序列。这种编址方式使用地址码的低位字段经过译码选择不同的存储模块，而高位字段指向相应的模块内部的存储字这样，连续地址公布在相邻的不同模块内，而同一模块内的地址都是不连续的。在理想情况下，如果程序段和数据块都连续地在主存中存放和读取。那么，这种编址方式将大大地提高主存的有效访问速度、但当追到程序转移或随