第7章 存储器系统

第7章存储器系统

7.1存储器概述

7.2半导体存储器7.3微型计算机中存储器的系统结构7.4高速缓冲存储器（CacheMemory）技术

7.1存储器概述

7.1.1

存储器的分类1．存储器基本概念2．内存和外存:在微机系统中，从存储器所处的位置来看，存储器分为两大类：

◆内部存储器，也称为主存储器，简称为内存或主存，它由半导体材料制作而成；

◆外部存储器，简称为外存或辅存。3．半导体存储器分类

②从存储器原理分：静态存储器（StaticRAM，简称SRAM）和动态存储器（DynamicRAM，简称为DRAM）；③从数据传输的宽度上分：并行I/O的存储器和串行I/O的存储器；④从存取方式分：随机存取存储器RAM（RandomAccessMemory），也称读写存储器，只读存储器ROM（ReadOnlyMemory）以及闪烁存储器（FlashMemory）。①从半导体器件工艺结构分：双极型（Bipolar）和金属氧化物（MOS）型存储器；CPU在执行程序的过程中，根据程序的安排，CPU可以对每个存储单元的内容既可随时读出，也可以随时写入，所以称之为随机存取存储器，也可以称之为读/写存储器；它主要被用来存取各种程序、原始数据以及运算结果，还用来作为输入输出缓冲存储器。

（1）RAM

（1）RAM

RAM按其工艺结构分为双极型与金属氧化物RAM两类。②MOS型RAM

①双极型RAM按照存储器原理来分，在微机中有SRAM和DRAM，另外还有组合RAM（IntergratedRAM，简称IRAM）以及非易失性RAM（NVRAM），共四种。SRAM（静态RAM）是一种易失性RAM，易于用电池作后备电源，构成非易失性存储器。集成度高于双极型但低于DRAM，常用于只需少量RAM的智能仪器仪表中，不需要刷新操作。

DRAM（动态RAM）基本存储单元电路依靠MOS管栅源之间的分布电容暂时存储电荷的原理来记忆二进制信息，故电路简单，集成度非常高。功耗低于SRAM，存取速度高于SRAM，成本低。（2）ROM

CPU对只读存储器ROM一般只能读出，不能写入，只有在专门的编程装置上写入存储的内容，当电源掉电后，所存储的信息不改变，所以是非易失性存储器。ROM主要分为如下四种：掩膜式ROM

可编程只读存储器PROM（ProgrammbleROM）紫外线擦除的可编程只读存储器EPROM（ErsablePROM）电擦除可编程只读存储器EEPROM（ElectricallyEPROM）（3）闪存

闪存是一种高密度非易失性的读/写存储器。7.1.2

半导体存储器的主要性能指标

1．存储容量：在微型机中存储器以字节为单元，每个单元包含8位二进制数，微机存储器的容量是指存储器所能容纳的最大字节数。2．存取周期：存取周期是指存储器从接收到地址，到实现一次完整的读出所经历的时间，通常取写操作周期与读操作周期相等，故称为存取时间。

3．易失性：所谓易失性是指存储器的供电电源断开后，存储器中的内容是否丢失。4．可靠性：存储器工作的可靠性是指它抗干扰，正确完成读/写数据的性能。

7.2半导体存储器

7.2.1

存储器中地址译码的两种方式

1．存储器芯片逻辑图

一般存储器芯片（如SRAM芯片）外部逻辑图如图7-2所示。

图7-2存储器芯片逻辑图

存储器芯片数据线D7～D0片选信号线CS地址线A10～A0读信号RD写信号WR①地址线A10～A0共计11根，容量等于:２11×8=2KB；②数据线D7～D0共8位，双向传输，可由CPU写数据到存储器，也可由CPU从存储器芯片中读出数据；③片选信号，一般用低电平选中存储器芯片。当CPU选中某一存储器芯片时，有两种访问操作，写存储器操作和读存储器操作，因此，芯片引脚上一般具有写允许信号与读允许信号。操作1╳╳无操作in-effective001RAM→CPU操作010CPU→RAM操作000非法011无操作表7-1RAM存储器芯片的工作方式2．存储器芯片的存储矩阵与地址译码的两种方式

（1）单译码方式

图7-3单译码结构图

地址译码电路I/O控制与输出缓冲放大器A10A9A8…A011位W2047W2046W2045…W1W0基本存储电路外部数据线D7～D0D7D6D5D4D3D2D1D0●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●（2）双译码方式

双译码结构存储器示意图如图7-4所示：图7-4双译码结构存储器示意图

X方译码器Y方向译码器A10A9A8A7A6A5A4A3A2A1A0Y31…Y0D7D6D5…D0

D7

～D0

X63X62...X0基本存储电路…●

●●●●●●●

●

●●●●●●●

●

●●●●●●●

D7D6D5…D0

3．存储器芯片的I/O控制逻辑：

存储器芯片的I/O控制逻辑如图7-5所示：图7-5I/O控制逻辑

﹠1﹠2存储阵列I/O缓冲电路CSWRRD外部数据线

内部输出数据线

内部输入数据线

“1”打开输出三态门7.2.2

静态随机存取存储器SRAM以Intel6264为例介绍Intel6264的引脚图和内部结构框图分别如图7-6和图7-7所示。它主要由512×128（16×8）存储阵列、行译码器、列译码器以及数据输入/输出控制电路等组成。SRAM芯片6264◆存储容量为8K×8位◆28个引脚：13根地址线A12～A08根数据线D7～D0片选CE,读写WE、OE。+5VWENCA8A9A11OEA10CED7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615图7-6Intel6264引脚图图7-7Intel6264内部结构Intel6264的工作方式如表7-2所示。表7-2Intel6264的工作方式

方式操作000非法不允许与同时为低电平010读出从RAM中读出数据001写入将数据写入RAM中011选中6264内部I/O三态门均处于高阻1××未选中6264内部I/O三态门均处于高阻7.2.3

只读存储器ROM1．掩膜式只读存储器ROM2．可编程只读存储器PROM（1）EPROM基本存储电路

以往的EPROM基本存储电路采用的是浮置栅MOS管结构，

当前可编程ROM器件的主流产品采用的是双层栅(二层poly)结构，包括EPROM、E2PROM以及FlashMemory等，其存储单元的工作原理有相近之处。

3．紫外线擦除可编程只读存储器EPROM（a）图是浮栅雪崩注入型MOS管存储单元的结构图，它与NMOS管结构相似，它是在P型半导体基片上生长出两个高浓度的N型区，通过欧姆接触分别引出漏极D和源极S。在漏源之间的SiO2绝缘层中，包围了两个多晶硅材料，构成G1栅和G2栅，G1栅没有引出线，称为浮置栅，G2栅有引出线，称为控制栅，其逻辑符号如（b）图。（a）MOS管的结构图（b）逻辑符号AN+N+sio2P衬底G2（多晶硅）G1（多晶硅）G2SDDG1G2SA写入过程如（c）图所示：◆在漏极加编程脉冲电压，电子从源极流向漏极，编程脉冲电压的作用使得电子的拉力加强，能量使电子的温度极度上升，变为热电子。◆这种电子几乎不受原子的振动作用引起散射，但在控制栅G2施加编程脉冲电压时，产生雪崩现象，热电子使能跃过SiO2的势垒，注入到浮栅中，浮栅中积累负电荷。◆编程结束后，在漏源之间感应出的是正电荷沟道，使漏源之间更加不容易接通。（c）写入过程图N+N++漏极P衬底热电子源极（接地）控制栅（正电压）漏极（编程脉冲电压）+++◆如果浮栅中已有电子注入，则MOS管的阈值电压变得很高，即使G2栅加读出电压（低于编程脉冲电压），控制栅上的正电压不足以克服浮栅上的负电量，该管仍然不能导通，沟道处于关闭状态。◆当浮栅中没有电子注入时，在控制栅G2加读出电压时，浮栅中的电子跑到其上层，下层出现空穴，由于感应，便会吸引电子，在漏源之间形成导电的反型层（电子沟道），可以导通，即控制栅G2上的正电压足以开启晶体管。（d）图是读出示意图，行选择为高电平，T2导通，G2控制栅加的读出电压是+3V，比编程脉冲电压低，若G1栅积累了电子，T1管不导通，输出逻辑1。否则，T1管导通，输出逻辑0。（d）读出示意图行选线（高电平有效）位线VDDT3+3VT1T2G2G1SD（2）EPROM芯片举例①Intel2764内部有256×256存储阵列，采用双译码方式，用于寻址8KB存储单元，并有输出缓冲器。②具有28脚双列直插式封装，其中A12～A0是地址线，O7～O0是8根地址线。VCC是电源电压（+5V），称工作电压。③VPP是编程电压，在编程时接12～25V电压，一定要根据2764芯片上实际标注的电压值外加编程电压VPP。是编程控制端。

EPROM芯片2764◆存储容量为8K×8◆28个引脚：13根地址线A12～A08根数据线O7～O0片选CE编程PGM读写OE编程电压VPPVppA12A7A6A5A4A3A2A1A0O0O1O2GNDVccPGMNCA8A9A11OEA10CEO7O6O5O4O312345678910111213142827262524232221201918171615图7-11EPROM2764的引脚与内部结构(a)引脚图

256×256存储举阵Y门输出缓冲X译码Y译码输出允许编程逻辑…............O7…O0OEPGMCEA0A7A8A12（2）EPROM芯片举例

图7-11EPROM2764的引脚与内部结构(b)内部结构图

4．电擦除只读存储器EEPROM

（1）E2PROM基本存储电路

E2PROM与EPROM的结构相类似，其主要区别是在G1栅和漏极D之间有一小面积的氧化层，其厚度极薄，可以降低势垒，产生隧道效应。N+N++漏极（接地）P衬底热电子源极（接地）控制栅G2（加编程脉冲正电压）漏极+++G1G2图7-12

（a）写“1”过程

（1）E2PROM基本存储电路图7-12（a）是E2PROM的写“1”过程，它是利用隧道效应来实现的，使得能量小于能量势垒的电子能够穿越势垒到达另一边。写入“1”时，只需在控制栅上施加高于阈值电压的编程脉冲，以减少电场作用，吸引电子穿越。而漏极与源极均接地，通过隧道效应，电子由衬底注入G1浮栅，相当于存入“1”。N+N++漏极（编程脉冲）P衬底源极（接地）控制栅G2（接地）漏极+++G1G2图7-12（b）写“0”过程

（1）E2PROM基本存储电路++++图7-12（b）是写“0”过程：在漏极加高压编程脉冲；控制栅G2和源极都接地；浮栅上的电子也是通过隧道效应返回衬底，相当于写“0”。EEPROM芯片2864A★存储容量为8K×8位★28个引脚：13根地址线A12～A08根数据线D7～D0片选CE读出信号OE写信号WEVccWENCA8A9A11OEA10CED7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615图7-132864A引脚及内部结构图（a）引脚图（2）E2PROM芯片举例

8K×8E2PROM存储阵列输入输出缓冲器/锁存器Y译码器X译码器控制逻辑A6A1A8A7D7A12...A0.........…WEOECED0图7-132864A引脚及内部结构图(b)内部结构图5．闪烁存储器（FlashMemory）Flash闪存的基本存储单元电路是在EPROM存储单元的基础上发展而成的，其结构与EPROM十分类似，内部仍然由G1浮置栅和G2控制栅组成，G1浮置栅的介质很薄，作为隧道氧化层，使得G1浮置栅与源极S之间能产生隧道效应。当FlashMOS管工作在读写状态时，其源极都接地。那么，写入方式与读出方式都与EPROM基本相同。7.2.4

动态随机存取存储器DRAM（1）

DRAM存储原理①MOS型DRAM的基本存储单元（1bit)组成MOS管T，电容Cs写：地址控制数据由Cs维持信息读：地址控制数据Cs放电Cd(寄生)②特点 容量大 需要刷新辅助电路复杂“H”写读1．基本存储单元电路及存储阵列图7-16单管动态存储电路及刷新放大器

T5CLKVCC

行选择信号单管存储电路T0+C-T1T3

读出再生放大器

T2T4

T6列开关管

列选择线

I/O线

（2）单元存储电路及刷新放大器

①写入操作行、列选通信号为有效高电平，T6、T0两管导通，若I/O数据线上输入逻辑0电平，对电容C充电；若I/O输入线以逻辑1电平作为输入，则经T1反相后以逻辑0电平存入C中，若原C中有电荷，则会形成一个放电回路，泄放掉电容C中存储的电荷。

②读出操作与写入操作的开始条件相同，此时T6、T0两管导通，正确读出所存信息；读出操作既实现了正确读出，又实现了再生（刷新）。③刷新操作

刷新操作也称为再生操作。实现刷新一般采用“仅行地址有效”法进行刷新。

（3）DRAM的电路结构

图7-17DRAM结构示意图

●●●●●●●●●●●●●●●●●●●●●●读出再生放大电路I/O缓冲列128列2列1行128行65行64行1DINDOUT...………………...2．DRAM举例

（1）DRAM芯片414256/41L4256

（2）增强型DRAM（EnhancedDRAM）

该EDRAM芯片的存储阵列是：2048×512×4位=1M×4位，共有2048行和512列；每次选中4位二进制数进行读或写操作；访问1M×4位的EDRAM芯片需要20位内存地址；引脚设有11位地址输入。

7.3微型计算机中存储器的系统结构

7.3.1

存储器芯片与微处理器的连接

1．几个技术问题

（1）CPU总线负载能力

（2）CPU时序与存储器存取速度之间的配合

（3）存储器结构的选定

（4）片选信号及行、列地址产生机制

（5）DRAM控制器

2．8086系统与存储器的连接

图7-20SRAM与8086系统的连接（1）地址线的连接8086CPU的存储器组织采用2模块结构，把1MB存储器分为2个512KB的存储体，即分为偶地址库与奇地址库（简称偶字库和奇字库）各512KB。

（2）数据线的连接将偶字库存储器芯片的数据线接至系统数据总线上低字节，即D7～D0