第七章传输门逻辑

半导体集成电路夏炜炜扬州大学物理科学与技术学院E-mail：wwxia@2/4/2023第7章传输门逻辑2/4/2023内容提要基本的传输门信号传输延迟传输门逻辑（pass-transistorlogic)传输门逻辑版图举例传输门逻辑举例pass-transistorlogic的逻辑自动生成小结2/4/2023静态逻辑电路pnAO逻辑门的设计OABAAABBB输入信号加在栅极上，而输出电压从漏极输出输出为低电平逻辑时，NMOS网工作输出为高电平逻辑时，PMOS网工作OpAnpBn优点：低功耗缺点：随着逻辑的复杂性增加，晶体管成倍增加2/4/2023逻辑门的设计传输门逻辑传输门逻辑电路输入信号可以从栅极、源极、漏极输入使用传输门构成传输门逻辑2/4/2023传输门逻辑abs1s2cbbaacbbaacMUXXORXNOR一般情况下，不使用S1=S2通常栅控制极上采用反向信号特点：需要的晶体管数目少2/4/2023逻辑门的设计NMOS传输门CAB基本的传输门NMOS不能够正确的传输高电平2.5V2.5V2.5V1.7V1.7V2.5V2.5V0.9V1.7V为了恢复全振幅，输出端用反向器驱动。2.5V电荷保持电路ABVdd-Vth（C：高电平）2/4/20232.5002.501.72.502/4/2023逻辑门的设计IV1n1p11.传输高电平节点n1电位升高，当电位大于反向器IV1的逻辑阈值时，反向器输出低电平，此低电平加在P1管上，P1管导通，n1的电位可以上升到VDD。2.传输低电平节点n1电位较低，当电位小于反向器IV1的逻辑阈值时，反向器输出高电平，此高电平加在P1管上，P1管截止，n1的电位保持传输来的低电平。2/4/2023逻辑门的设计PMOS传输门ABVthPMOS不能够正确的传输低电平ACB基本的传输门通常在传输固定的高电平时用（C：低电平）2/4/2023逻辑门的设计CMOS传输门ABAB高电平、低电平都可以正确传输但是、电路规模增大基本的传输门传输高电平时PMOS工作，传输低电平时NMOS工作2/4/2023逻辑门的设计信号传输延迟时间信号传输的4种模式1.栅控制端LH,漏极H,源极LLHHLL2.栅控制端LH,漏极L,源极HLHLHH3.栅控制端H,漏极HL,源极HLHHLHL4.栅控制端H,漏极LH,源极LHHLHLHVDD-VTHVDD-VTH与静态逻辑门相同多数情况下漏源电压较小，传输门晶体管工作在非饱和区，可将管子看作电阻。但是，由于高电平输出只能达到VDD-VTH,因此tPLH较大。2/4/2023VinR112i-1inR2Ri-1RiRnC1C2Ci-1CiCn将晶体管作为电阻时：Elmore近似公式节点i的时定常数为：tDi=C1R1+C2(R2+R1)+……Ci(R1+R2+…+Ri)传输门单元串联接续时，段数增加，延迟时间变大，需要随处插入反向器。（通常串联接续段数控制在4内）信号传输延迟时间2/4/2023B=VDD,A=0VDDA=VDD,B=0VDDA=B=0VDDVout,VVin,VA0BBF=AB0.5/0.250.5/0.250.5/0.251.5/0.25传输门逻辑2/4/2023F=ABAABF=ABBBBAND/NANDAABF=A+BBF=A+BBBOR/NORAAF=ABF=ABBBXOR/XNORAA传输门逻辑相同的电路结构，输入信号不同时，构成不同的逻辑功能2/4/2023YYXX传输门逻辑版图举例XX2/4/2023传输门逻辑举例I1I2SOI1I2SO2输入MUXSI1I2O7Tr8Tr4输入MUXI1I3SOI1I4I1I2S14Tr（静态逻辑）OOS1I1I2I3I4S22/4/20237Tr8TrABO2输入XOR（异或门）BBAOABBOABO2输入XNOR（同或门）7TrBBAO8TrABBO传输门逻辑举例2/4/2023移位器在实际数据计算时，有时需要进行数据的移位计算。如：1000810041000右移一位，变为01001000右移两位，变为0010102每右移一位就相当于除22/4/2023移位器例：5位移位器4位移位动作2位移位不动作1位移位动作2/4/2023基于BDD的自动逻辑生成10010110aaaaaaaabbbbbbcccaaaa2/4/2023BDD的缩小规则yzA1A2BCXXXyzABCXX缩减规则1当两个节点的传输到下一级节点的传输路径完全相同时,两个节点可以缩减为1个yXXy缩减规则2当1节点的所有传输路径都归结到同一个下一级节点时,这个节点可以省略.X2/4/2023基于BDD的自动逻辑生成2/4/2023BDD的缩小过程2/4/2023将BDD转换为MOS电路的过程x2/4/2023举例0110BBb/bb/bAa/a10BBb/b/bAa/ab2/4/2023举例(续)b10BBb/b/Aa/abOa/ab/bb/b10Oa/ab/b2/4/2023总结传输门逻辑在构成信号转换电路、信号选择低电路、异或同或逻辑、运算器时，性能高于静态逻辑电路，使用较为广泛。逻辑门传输电路的振幅由于阈值损失会减小，信号的传输延迟也较复杂，设计时需注意。通常不作为标准单元使用。传输门单元多段