第3章组合逻辑电路_第1页
第3章组合逻辑电路_第2页
第3章组合逻辑电路_第3页
第3章组合逻辑电路_第4页
第3章组合逻辑电路_第5页
已阅读5页,还剩68页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第三章组合逻辑电路3.1概述3.2组合逻辑电路的分析方法3.3组合逻辑电路的设计方法3.4常用中规模标准组合模块电路3.5用中规模集成电路实现组合逻辑函数3.6组合电路中的竞争冒险3.1概述组合逻辑电路:任意时刻的稳定输出仅取决于该时刻的输入变量的取值,而与过去的输出状态无关。框图、函数表达式组合逻辑电路I0I1In-1Y0Y1Ym-1组合逻辑电路逻辑功能表示方法表示方法:输出函数表达式逻辑电路图真值表卡诺图输出变量与输入变量之间的函数关系3.2组合逻辑电路的分析方法给出逻辑图写函数式并化简列真值表分析逻辑功能例1&&&&1ABSCABABAABBABAABBAB写函数式并化简ABAABBS==AAB+BAB=AB+AB=A+BC=AB=AB列真值表=A+BSC=ABABCS0001101101100001AB+)SC本位和进位位分析逻辑功能半加器,完成一位二进制加法例2ABC&A&&&&BCBYABCAABCBABCCABCAABCBABCCY=写函数式并化简ABCAABCBABCCY=ABCAABCBABCC=++A=+(A+B+C)B+(A+B+C)C(A+B+C)=AB+AC+AB+BC+AC+BC=AB+BC+AC=AB+BC+AC或列真值表ABC000001010011100101110111Y=AB+BC+ACY01111110分析逻辑功能:三变量不一致电路3.3组合逻辑电路的设计方法分析设计要求写函数式并化简逻辑抽象列真值表画逻辑图设计要求逻辑图设计题目:设计一个监视交通信号灯工作状态的逻辑电路。要求:每一组信号灯由红、黄、绿三盏灯组成。正常工作情况下,只允许有一盏灯亮。而当出现其他五种亮灯状态时,电路发生故障,要求发出故障信号,以提醒维护人员前去修理。例3故障正常有故障信号无故障信号RYG

输入输出RYGZ00010010010001111000101111011111输入变量(R、G、Y):亮-‘1’灭-‘0’输出变量(Z):有故障-‘1’无故障-‘0’逻辑抽象真值表逻辑抽象真值表111001010001111001RYG真值表、函数式输入输出RYGZ00010010010001111000101111011111RYYGRGRYGZ=RYG+RYG+RYG+RYG+RYGZ=RY+YG+RG+RYG真值表函数式卡诺图逻辑图RYGZ11R1Y1G&RY&RG&YG&RYG加法器乘法器数值比较器编码器码组变换器译码器数据选择器数据分配器3.4常用中规模标准组合模块电路加法器加法器——实现两个二进制数的加法运算加法器分为:

半加器

全加器

半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。由真值表直接写出表达式:真值表ABCS0001101101100001被加数加数本位和进位位画出逻辑电路图表达式如果想用与非门组成半加器,

则将上式用代数法变换成与非形式:逻辑图逻辑符号全加器——能同时进行本位数和相邻低位的进位信号的加法运算。真值表ABCI000001010011100101110111COS0001011001101011AB+)SCOCI由真值表直接写出逻辑表达式,再经化简和转换得:根据逻辑表达式画出全加器的逻辑电路图:

逻辑符号多位数加法器4位串行进位加法器超前进位加法器多位数加法器数值比较器L=1表示A>BM=1表示A<BG=1表示A=BABLMG00011011001010100001真值表11&&≥1BALGM逻辑图电路方框图I0I1I2I3I4I5I6I7Y0Y1Y2二进制代码高低电平信号编码器译码器编码器

编码器将输入信号用二进制编码形式输出的器件。一般而言,N个不同的信号,至少需要m位二进制数编码。

N和m之间满关系:2m≥N>2m-1二进制代码高低电平信号N位m位普通编码器10

0000

00解:(1)列出真值表:I0I1I2I3I4I5I6I7Y2Y1Y001

0000

0000

1000

0000

0100

0000

0010

0000

0001

0000

0000

1000

0000

01000001010011100101110111248种约束状态(2)写函数式(3)由表达式画出逻辑图:优先编码器

允许同时输入两个以上信号,编码器选择优先级最高的输入信号进行编码。

集成优先编码器举例——74LS148(8线-3线)注意:该电路为反码输出。为选通输入端(低电平有效),为选通输出端,为优先扩展输出端。74LS148功能表×××××××0000××××××01001×××××011010××××0111011×××01111100××01111110101111111111×0111111110编码器的扩展用两片74LS148优先编码器串行扩展实现的16线—4线优先编码器译码器

将输入的二进制代码转换成特定的输出信号2线—4线译码器74LS139的功能表GBAY3Y2Y1Y01×

×11

110

0

011

100

0

111

010

1

010

110

1

101

11GBAY3Y2Y1Y0试用二片2-4译码器组成3-8译码器GBAY3Y2Y1Y0GBAY3Y2Y1Y01A2A1A0Z0Z3Z4Z7二进制译码器74LS138——3线—8线译码器真值表S1S2S3输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70000010100111001011101110111111110111111110111111110111111110111111110111111110111111110Y0=A2A1A0Y1=A2A1A0Y2=A2A1A0Y3=A2A1A0Y4=A2A1A0Y5=A2A1A0Y6=A2A1A0Y7=A2A1A0A2A1A0=m0A2A1A0=m1A2A1A0=m2A2A1A0=m3A2A1A0=m4A2A1A0=m5A2A1A0=m6A2A1A0=m7Y0=m0Y1=m1Y2=m2Y3=m3Y4=m4Y5=m5Y6=m6Y7=m7用两片74LS138扩展为4线—16线译码器显示译码器按显示方式分,有字型重叠式、点阵式、分段式等。按发光物质分,有半导体显示器(发光二极管、(LED)数码管)、液晶显示器、荧光显示器、气体放电管显示器等。显示译码器按内部连接方式不同,

七段数字显示器分为共阳极和共阴极两种。七段显示译码器7447是一种与共阳极数字显示器配合使用的集成译码器。显示译码器与共阳极显示器的连接图将BI/RBO和RBI配合使用,可以实现多位数显示时的“无效0消隐”功能。具有无效0消隐功能的多位数码显示系统数据选择器指2m个输入信号,根据m个地址输入,选择一个输入信号传送到输出端的器件。根据功能表,可写出输出逻辑表达式:D0D1D2D3集成数据选择器集成数据选择器74151(8选1数据选择器)8选1数据选择器74151的真值表S用两片74151组成“16选1”数据选择器数据选择器的扩展数据分配器根据m个地址输入,将1个输入信号传送到2m个输出端中的某1个1路-4路数据分配器真值表输入输出A1A0Y3Y2Y1Y000011011000D00D00D00D000用译码器设计一个“1线-8线”数据分配器3.5用中规模集成电路

实现组合逻辑函数用集成数据选择器实现组合逻辑函数用译码器实现组合逻辑函数用加法器实现组合逻辑函数用集成数据选择器实现组合逻辑函数步骤:1)根据需要实现的函数式,选用合适的数据选择器;2)确定地址输入变量,并据此将需要实现的函数式转换成对应的标准与或式;3)写出数据输入端的逻辑表达式;4)画出逻辑图;例:实现逻辑函数F=AB+BC1)根据观察得出这是一个三变量函数,可用四选一的数据选择器实现,因而可选用74LS153;2)现选用B,C变量与数据选择器的地址输入端A1,A0对应;将函数式转换成对应的标准与或式:F=AB+BC=ABC+ABC+1•BCF=AB+BC=ABC+ABC+1•BC=Am0+Am1+1•m33)写出数据输入端的逻辑表达式D0=AD1=AD2=0D3=14)画出逻辑图思考在设计步骤(2)中地址输入端是否可以选用A、B或A、C,如果可以对应的标准与或式应该是怎样的?结果有什么不同吗?选定B,C变量与数据选择器输入地址A1,A

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论