第二章 微处理器及系统结构

第二章微处理器与系统结构2.1微处理器性能指标2.28086微处理器结构2.38086总线操作及时序2.48086存储器与I/O组织结构2.580X86微处理器结构2.1微处理器性能指标字长：决定微处理器与外部存储器、输入/输出部件之间一次交换的二进制数据位数，即数据总线的宽度。如8、16、32、64位。指令数：8086的指令集为基本指令集，扩充指令运算速度：寄存器加法指令的执行时间主频：即微处理器时钟频率。如Pentium42GHz同系列的微处理器，主频越高，速度越快。但主频相同的微处理器，速度不一定都相同，因结构有差异外频：微处理器外部总线工作频率。如Pentium42GHz的外频为400MHz访存空间：决定访存空间。如36位地址线访问236=64GB存储单元，地址线宽度决定了访存空间。微处理器主要性能指标高速度缓存(CACHE)：L1/L2Write-through缓存，只对读有效write-back缓存，对读写都有效虚拟存储空间多处理器系统超标量结构：一个时钟周期内执行一条以上的指令。低标量结构：一条指令至少需要一个以上的时钟周期工作电压：微处理器正常工作所需要的电压，早期为5V，后来有3.3V,2.8V,1.5V等。制造工艺：晶体管之间的最小线距，0.35m,0.25m,0.18m,0.13m等微处理器标识微处理器2.28086微处理器结构INTEL78年推出（79年推出8088）4万多个晶体管(8088为2.9万个晶体管)时钟频率4.77MHZ数据线16位（8088的数据线8位）地址线20位40脚DIP封装81年推出PersonalComputer（个人计算机、微机）2.2.18086CPU功能结构图EU控制器ALU暂存器标志寄存器8位队列总线总线控制逻辑内部总线16位地址加法器20位地址总线16位数据总线执行部件EU总线接口部件BIU123456指令队列通用寄存器AXAHALBXBHBLCXCHCLDXDHDLSPBPDISICSDSSSES80888086IP暂存器8086总线一、8086执行部件EU算术逻辑单元ALU(ArithmeticandLogicUnit)进行所有的算术和逻辑运算计算寻址单元的十六位偏移地址EA(EffectAddress)EU控制器接收指令队列中的指令，进行指令译码、分析，形成各种控制信号，实现EU各个部件完成规定动作的控制标志寄存器F通用寄存器二、8086总线接口部件BIU(BusInterfaceUnit)BIU负责与M、I/O端口传送数据、地址。访问存储器时，需要生成20位的物理地址；要不断从内存中取指令并送到指令队列；CPU执行指令时，要配合执行部件从指定的内存单元或者外设端口中取数据，并将数据传送给执行部件；或把执行部件的操作结果传送给指定的M或I/O口指令队列缓冲器8088为4字节，8086为6字节。为FIFO(先进先出)结构指令队列至少保持有一条指令，且只要有一条指令，EU就开始执行；指令队列只要有空，BIU自动执行取指操作，直到填满为止；若EU要进行M/IO存取数据，BIU在执行完现行取指操作周期后进行。当执行转移指令时，EU要求BIU从新的地址中重新取指。队列中原有指令被清除。新取得的第一条指令直接送EU执行，随后取得的指令填入队列BIU的段寄存器4个16位段寄存器CS、DS、SS、ES用来识别当前可寻址的四个段，每个段的功能各不相同CS：CodeSegmentRegister代码段寄存器，指示当前执行程序所在存储器的区域DS：DataSegmentRegister数据段寄存器，指示当前程序所用之数据的存储器区域。SS：StackSegmentRegister堆栈段寄存器，指示当前程序所用之堆栈位于的存储器区域ES：ExtraSegmentRegister附加段寄存器，指示当前程序所用之数据位于的另外存储器区域，在字符串操作中常用到指令指针IP—InstructionPointer指令指针寄存器用来存储代码段中的偏移地址;程序运行过程中IP始终指向下一次要取出的指令偏移地址通常不能被直接访问，也不能直接赋值，指令中不会出现IP。总线控制逻辑处理器与外界总线联系的转接电路。包括三组总线：20位地址总线，16/8位双向数据总线，一组控制总线地址生成器CS左移4位20位+地址加法器CS16位物理地址20位IP或偏移地址三、EU与BIU的协同工作在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队；在一条指令执行完成后，就可以立即执行下一条指令，减少CPU为取指令而等待的时间，提高CPU的利用率和整个运行速度。2.2.28086/8088的寄存器结构数据寄存器地址指针及变址寄存器控制寄存器组段寄存器组AXAHAL累加器BXBHBL基址寄存器CXCHCL计数寄存器DXDHDL数据寄存器通用寄存器组

SP堆栈指针BP基址指针SI源变址指针DI目的变址指针IP指令指针FLAG标志寄存器

CS代码段寄存器DS数据段寄存器SS堆栈段寄存器ES附加段寄存器

15870AXBXCXDX8086的通用寄存器目的变址指针(DestinationIndex)DI源变址指针(SourceIndex)SI基址指针(BasePointer)BP堆栈指针(StackPointer)SP数据寄存器(Data)DLDHDX计数寄存器(Count)CLCHCX基址寄存器(Base)BLBHBX累加器(Accumulator)ALAHAX数据寄存器可分为两个8位，主要用于数据操作地址指针主要用于地址操作16位88通用寄存器一般，通用寄存器可以用于任何指令的任意操作，可以相互替换16位的数据寄存器可分解为2个8的使用，是同一个物理介质。如果存储了一个16位的数据，不能同时存储另外的1个或2个8位数地址寄存器不能分解为8位使用有些操作规定只能使用某个寄存器，即寄存器的特殊用法通用寄存器的特殊用法(默认用法)寄存器特殊用法AX，AL乘法/除法指令，作累加器；I/O操作时，作数据寄存器AH在LAHF指令中用作目的寄存器((AH)←标志)AL在BCD码及ASCII码运算指令中作为累加器；在XLAT指令中作为累加器（AL）←((AL)＋（BX）)BX在间接寻址中作为基址寄存器和变址寄存器CX在循环程序中，作循环次数计数器CL在移位和循环移位指令中，作为移位位数和循环移位次数的计数寄存器（指令执行后，（CL）不变）DXI/O指令间接寻址时，作为地址寄存器；在乘法指令中作为辅助累加器（当乘积或被除数为32位时，存放高16位数）BP在间接寻址中，作为基址寄存器SP在堆栈操作中，作为堆栈指针SI间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为源变址寄存器DI在间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为目的变址寄存器标志寄存器F唯一能按位操作的寄存器只定义了其中9位，另外7位未定义（不用）6位状态标志：OF、SF、ZF、PF、CF、AF3位控制标志：DF、IF、TFOFDFIFTFSFZFAFPFCFD15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0状态标志反映指令对数据作用之后，结果的状态（不是结果本身）。这些状态将控制后续指令的执行OF(OverflowFlag)：溢出标志(指补码)，F.11OF=1：在运算过程中，如操作数超过了机器表示的范围称为溢出。OF=0：在运算过程中，如操作数未超过了机器能表示的范围称为不溢出。求解方法：最高位进位次高位进位字节允许范围：-128—+127字允许范围：-32768—+32767状态标志CF（CarryFlag）：进位/借位标志，F.0CF=1：最高位需要向前产生进位/借位。CF=0：最高位不会向前产生进位/借位。AF（AuxiliaryCarryFlag）：辅助进位标志，F.4AF=1：数据的第3位（半个字节）需要向前产生进位/借位。AF=0：数据的第3位（半个字节）不会向前产生进位/借位。状态标志SF（SignFlag）：符号标志，F.7SF=1：运算结果的最高位为1，如果为带符号数，则为负数。SF=0：运算结果的最高位为0，如果为带符号数，则为正数。带符号数的最高位为符号位；而无符号数的最高位为数值位。ZF（ZeroFlag）：全零标志，F.6ZF=1：运算结果为全0。不包括进位的情况ZF=0：运算结果不为0。状态标志PF(ParityFlag)：奇偶标志PF=1:结果的低8位中有偶数个1。PF=0:结果的低8位中有奇数个1。有些运算操作将影响全部状态标志，如加法、减法运算有些操作影响部分状态标志，如移位操作有些指令的操作不影响任何状态标志，如数据传送指令10001101001101100011001000011001+0110011010101001运算结果最高位为1 ∴SF=1；例：2个数相加后，分析各标志位的值第三位向第四位有进位 ∴AF=1；次高位向最高位有进位，最高位向前没有进位，∴OF=10=1最高位没有进位 ∴CF=0；低8位中1的个数为偶数个 ∴PF=1；运算结果本身≠0 ∴ZF=0；10001101001101100011001000011001-0010110010001100运算结果最高位为0 ∴SF=0；例：2个数相减后，分析各标志位的值第三位向第四位没有借位 ∴AF=0；次高位向最高位没有借位，最高位向前没有借位，∴OF=00=0最高位没有借位 ∴CF=0；低8位中1的个数为奇数个 ∴PF=0；运算结果本身≠0 ∴ZF=0；控制标志控制标志位的值不由数据运算的结果决定，而由指令直接赋值控制标志决定后续指令的执行情况DF(DirectionFlag)：方向控制标志位用于串处理指令，控制从前往后、还是从后往前对字符串进行操作处理DF=1，每次串处理操作后使变址寄存器SI和DI的值递减，使串处理从高地址向低地址方向处理。DF=0，每次串处理操作后使变址寄存器SI和DI的值递增，使串处理从低地址向高地址方向处理。控制标志IF(InteruptFlag)：中断允许/禁止标志位IF=1,允许外部可屏蔽中断。CPU可以响应可屏蔽中断请求。IF=0,关闭中断。CPU禁止响应可屏蔽中断请求。IF的状态对不可屏蔽中断和内部软中断没有影响。TF(TrapFlag)：跟踪(陷阱)标志位TF=1，每执行一条指令后，自动产生一次内部中断，使CPU处于单步执行指令工作方式，便于进行程序调试，用户能检查程序。TF=0,CPU正常工作，不产生陷阱。控制标志与状态标志的区别控制标志的值：由系统程序或用户程序根据需要用指令设置。状态信息：由中央处理器执行运算指令，并根据运算结果而自动设置。X86CPU也提供了直接设置状态标志之值的指令标志名标志为1标志为0OF溢出(是/否）OVNVDF方向（减量/加量)DNUPIF中断(允许/关闭)EIDISF符号(负/正)NGPLZF零(是/否）ZRNZAF辅助进位(是/否）ACNAPF奇偶标志(偶/奇)PEPOCF进位标志(是/否）CYNC调试状态时，标志位之值的符号表示2.2.38086/8088引脚信号AD0～AD15地址/数据复用引脚(双向、三态)A16/S3～A19/S6地址/状态复用引脚(输出、三态)12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET8086/S7总线高位允许/状态(输出，三态)读信号(输出，低电平有效，三态)测试信号(输入、低电平有效)一、通用信号READY准备就绪(输入、高电平有效)状态信号指示当前使用段S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS一、8086通用引脚信号INTR可屏蔽中断请求信号(输入、高有效)NMI非屏蔽中断请求(输入，上升沿触发)RESET复位信号(输入，高电平有效)CLK时钟输入端12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET8086MN/

最小/最大模式控制输入端复位后相关寄存器的初始状态寄存器初始状态寄存器初始状态状态标志寄存器清0IP0000HCSFFFFHDS0000HSS0000HES0000H指令队列寄存器清空其他寄存器0000H二、8086最小模式引脚信号12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET8086写信号(输出、低电平有效)中断响应信号(输出、三态、低电平有效)DT/

数据发送/接收控制信号输出(输出、三态)数据允许信号(输出、三态、低电平有效)M/存储器/IO控制信号(输出、三态)ALE地址锁存允许信号(输出)HOLD总线保持请求信号(输入、高电平有效)HLDA总线保持响应信号(输出、高电平有效)三、8086最大模式引脚信号12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDRQ/GT0*RQ/GT1*LOCK*S2*S1*S0*QS0*QS1*TESTREADYRESET8086总线周期状态信号（输出、三态)，总线请求(输入)/总线请求允许信号(输出)(双向、均为低电平有效总线封锁信号(输出、三态、低电平有效)QS0,QS1指令队列状态信号(输出)四、8088引脚信号AD0-AD7:数据/低8位地址复用线SS0：状态信号12345678910111213141516171819204039383736353433323130292827262524232221GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SS0MN/MXRDHOLD*HLDA*WR*IO/M*DT/R*DEN*ALE*INTA*TESTREADYRESET8088IO/存储器/地址选择线2.2.68088/8086两种工作模式最小模式：系统只有8086或8088一个微处理器。所有控制信号直接由CPU提供最大模式：由两个或多个微处理器(主处理器和协处理器)组成中(大)规模系统，CPU并不直接向外界提供全部控制信号，而由S0S1S2通过Intel8288总线控制器提供不同的工作模式下，CPU有一部分引脚具有不同的功能由第33号引脚（MN/）控制数字逻辑器件8282DI1DI2DI3DI4DI5DI6DI7DO1DO2DO3DO4DO5DO6DO7DQDOCLKDI00STBOE地址锁存器8282内部结构地址锁存器8282引脚信号STBDI0DI1直通保持高阻DO0DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE地址锁存功能STB为高电平期间，输出等于输入；为下降沿时，输出锁存，与输入无关ALE为8088/8086地址锁存允许,高电平有效,输出,复用线上出现地址时为高电平锁存器的DI0-DI7与CPU的地址/数据复用线相连，STB与ALE相连。ALE为正脉冲时，输出地址；为低电平时，输出锁存，与数据无关OE为有效电平（低电平）时，正常输出；为无效电平（高电平）时，输出高阻双向数据收发器8286内部结构A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B7OET传送方向01Ai→Bi00Bi→Ai11高阻状态10高阻状态功能表双向数据收发器8286引脚信号B0A1A2A3A4A5A6A7OEGNDB1B2B3B4B5B6B7TVCCA082861234567891020191817161514131211两方面的功能⑴、三态输出直接驱动总线⑵、具有数据收和发两个方向的传输、隔离控制功能。常用芯片：Intel8286，Intel8287和74LS2458286输入输出同相8287输入输出反相74LS245的功能与8286相同双向数据总线收发器最小模式总线连接8086最小工作模式下控制核心单元的组成地＋5V读写控制读写控制读写控制CSH奇地址存储体8284时钟发生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存储体CSI/O接口ABA0A1~A19BHE

STBOE8282锁存器8086CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286收发器D15~D0最小模式总线状态及操作无效110写存储器010读存储器100取指令000暂停111写I/O011读I/O101中断响应001操作SS0DT/RIO/M8288总线控制器多CPU8086/8088系统由总线控制器8288产生总线控制信号基本功能根据S2、S1、S0信号译出对应的状态命令产生地址锁存信号和双向数据驱动器控制信号使总线控制信号浮空，以允许其他总线控制单元控制总线产生简单或级联中断逻辑所需的控制信号8288内部结构状态译码器控制逻辑控制信号发生器命令信号发生器S0S1S2AMWCIORCIOWCAIOWCINTAMWTCMRDCCLKAENCENIOBDT/RDENALEMCE/PDEN+5VGND8086状态信息控制输入8288引脚信号IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVCCS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC8288总线控制器12345678910201918171615141312118086最大工作模式下控制核心单元的组成地地读写控制读写控制读写控制CSI/O接口

STBOE8282锁存器TOE8286TOE8286收发器8284时钟发生器RESETREADYA1~A19A0BHEABD7~D0D15~D8DBCBD15~D0CSH奇地址存储体CSL偶地址存储体8288S0INTAS1MRDCS2MWTCDENIORCDT/RIOWCALE8086CPUS0S1S2MN/MXCLKREADYRESET

BHEA19-A16AD15-AD0最大模式总线状态S0S1S2总线周期状态信号（输出、三态），经过8288总线控制器译码产生对存储器、I/O端口访问所需的控制信号8288输出命令CPU状态中断响应读I/O端口写I/O端口暂停取指令读存储器写存储器无源状态INTAIORCIOWCAIOWC无MRDCMRDCMWTC,AMWC无000001111110100011010101S2S1S08086最小组态和最大组态的比较1）不同之处

最小模式下系统控制信号直接由8086CPU提供；最大模式下因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制能力，大多数的系统控制信号由总线控制器8288提供最小模式下8086的31、30脚提供一组总线请求/响应信号（HOLD、HLDA），而最大模式下8086的31、30脚将提供两组总线请求/响应信号（RQ/GT0、RQ/GT1）。2）相同之处：

8086的低位地址线与数据线复用，为保证地址信号维持足够的时间，需使用ALE信号将低位地址线锁存（通过锁存器8282），以形成真正的系统地址总线；

8086的数据线通过数据收发器8286后形成系统数据总线，以增大驱动能力，数据收发器主要由DEN和DT/R两个信号控制。

8086最小组态和最大组态的比较2.38086总线操作及时序时序图：描述某一操作过程中，芯片/总线上有关引脚信号随时间发生变化的关系图总线周期：执行一个总线操作所需要的时间一个基本的总线周期通常包含4个T状态M/IO高M低IOCLKT1T2T3T4A15~0ALEA19~A16/S6~S3S6~S3A19~A16AD15~AD0A15~0D15~0存储器/IO读时序RDDT/RDENCLKT1T2T3T4WRA19~A16S6~S3A19~A16/S6~S3高M低IOM/IOA15~A0DT/RDENA15~A0D15~D0AD15~AD0ALE存储器/IO写时序单CPU系统8086读操作

总线周期时序单CPU系统8086写操作

总线周期时序8086最大模式下的读总线周期时序(DS)=3000H,(BX)=500CH,(3500CH)=9AH

1.IO/M变低，CPU将对内存进行操作2.

A19~A0上出现地址信号001101010000000011003.ALE上出现正脉冲信号4.

DT/R变低，数据收发器处于接受状态执行指令MOVAL,[BX]的时序图T1

A19~A16T1T2T3T4A19~A16/S6~S3

M/IOA15~A8RDDT/RDENCLKS6~S3

D15~D0AD15~AD0ALEA15~A05.A19~A16上出现状态信号S6S5S44S3=0IF11，使用DS6.AD7~AD0变高阻态7.RD变低，CPU将进行读操作8.DEN变低，允许数据收发器进行数据传送执行指令MOVAL,[BX]的时序图T2

A19~A16T1T2T3T4A19~A16/S6~S3

M/IOA15~A8RDDT/RDENCLKS6~S3

D15~D0AD15~AD0ALEA15~A0(DS)=3000H,(BX)=500CH,(3500CH)=9AH

9.AD7~AD0上出现数据信号10011010执行指令MOVAL,[BX]的时序图T3

A19~A16T1T2T3T4A19~A16/S6~S3

M/IOA15~A8RDDT/RDENCLKS6~S3

D15~D0AD15~AD0ALEA15~A010.

RD变高，CPU从数据线上读数据,数据9AH读到AL中11.

DEN变高，数据收发器与总线断开，AD7~AD0变高阻态执行指令MOVAL,[BX]的时序图T4

A19~A16T1T2T3T4A19~A16/S6~S3

M/IOA15~A8RDDT/RDENCLKS6~S3

D15~D0AD15~AD0ALEA15~A02.4存储器与I/O组织结构8086有20条地址线，寻址能力为1MB字节地址：能存储一个字节的存储单元的地址字地址：占用两个相邻字节单元的地址数值较小的单元地址（低字节地址）字符串地址：存放在最低地址单元的第一个字节地址字的存储：低字节在较低地址单元，高字节在较高的相邻地址单元指针的存储：偏移地址在低地址字单元，段地址在较高地址单元内存单元既可以存放数据，也可以存放地址指针（包括偏移地址和段地址），此时地址也可以看成是数据2.4.1信息存放方式示意图地址内容19H 0CH1AH 1FH

1BH 01H1CH 23H1DH 74H1EH ABH1FH 41H20H 42H21H 43H22H 44H23H 45H地址为1AH的字节数据1FH1AH 1FH地址为1BH的非规则字数据2301H1BH 01H1CH 23H地址为1EH的规则字数据41ABH1EH ABH1FH 41H首地址为1FH的字符串“ABCDE”

21H43H23H45H20H42H22H44H1FH 41H地址为1AH的双字数据7423011FH；如解释为指针数据，则段基址为7423H，偏移量为011FH1AH 1FH1BH 01H1CH23H1DH74H2.4.28086奇偶存储器和总线连接a）存储器地址空间分配D7~D0D15~D8A0A19~A1DBABb）存储体与总线的连接地址内容内容地址00000H00001H00002H00003HFFFFEH偶地址存储体512K*8bitA0＝0奇地址存储体512K*8bitBHE＝0FFFFFHBHED7~D0奇地址存储体SELA18~A0D7~D0偶地址存储体SELA18~A0存储单元的访问A1-A19D15—D8D7—D0SELA0-A18高位（奇）库512KD0-D7SELA0-A18低位（偶）库512KD0-D7A0BHEA0读/写的字节00高低两个字节01奇数地址的高位字节10偶数地址的低位字节11不传送2.4.3存储器分段分段原因:8086有20根地址线，但其内部可以表示的地址最多只能是16位。为了能寻址1MB空间，8086对存储器进行逻辑分段，每个段最大为64KB，最小为16B（此时最多64K个段）。连续逻辑段A段B段C段D段E段00000H10000H20000H30000H40000H……实际（物理）存储器分离完全重叠部分重叠2.4.4存储器的逻辑地址和物理地址加法器8086物理地址PA的形成，其中的16位偏移量也称为有效地址EA(出现在指令中)段寄存器15016位偏移量01520位物理地址019段基址1123H偏移量13H段基址1124H偏移量03H物理地址PA与逻辑地址LA的对应存储单元物理地址

11230H11231H11232H……1123FH11240H11241H11242H

11243H0000存储器段操作

四个段寄存器(CS、DS、SS、ES)指示四个现行段的段地址。段和段之间可以相互分离、连接、部分重叠或完全重叠。存储器操作默认段基址可使用段基址偏移地址取指令CS—IP堆栈操作SS—SP变量DSCS、ES、SS有效地址*源数据串DSCS、ES、SSSI目的数据串ES—DI堆栈中的变量SS—BP*由指令给的出寻址方式所指定的地址逻辑地址源物理地址的生成取指令时：由代码段寄存器CS，再加上IP的16位偏移量堆栈操作时：由堆栈段寄存器SS，再加上SP所决定的16位偏移量取数据：ES或DS再加寻址的偏移地址程序所需的存储空间不超过64KB(包括程序、堆栈和数据)，可使CS、SS、DS、ES相等任务的程序、堆栈以及数据分别不超过64KB，CS，DS，SS可分别置初值，否则用子程序结构2.4.5