第3章组合逻辑电路

3.1概述数字电路就结构和工作原理而言，可分为组合逻辑电路时序逻辑电路—无记忆元件—有记忆元件组合逻辑电路定义：任意时刻的输出状态只决定于该时刻的输入状态，而与从前的状态无关。组合逻辑电路X1X2X3:XnZ1Z2Z3:ZmZ1=f1(X1,X2,…Xn）Z2=f2(X1,X2,…Xn）Zm=fm(X1,X2,…Xn）它们之间的关系是：……根据逻辑图，写出逻辑函数的表达式，然后列出真值表，经卡诺图化简变换后，得知电路功能。这个过程就是组合逻辑电路的分析。3.2组合逻辑电路的分析方法1.分析的目的：是为了确定电路的的逻辑功能。(1)由逻辑图写出各输出端的逻辑表达式；(2)化简和变换各逻辑表达式；(3)列出真值表；(4)根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。化简得出结论（逻辑功能）。逻辑电路图写出逻辑表达式分析方法：2.组合逻辑电路的分析步骤：1000011101111000111011101001110010100000CBA例1已知逻辑电路如图所示，分析该电路的功能。1.根据逻辑图，写出输出逻辑表达式2.列写真值表。3.确定逻辑功能：

解：

电路具有为奇校验功能。例题1一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路的功能。输入输出ABSC00011011逻辑功能：半加器

解：例200101001例题2☆3.2.2组合逻辑电路的设计组合逻辑电路的设计步骤⑴.根据实际逻辑问题确定输入、输出变量，并定义逻辑状态的含义；⑵.根据输入、输出的因果关系，列出真值表；⑶.由真值表写出逻辑表达式，根据需要简化。⑷.选定器件类型和变换逻辑表达式。⑸.画逻辑图(电路图)。设计一个表决电路，该电路输入为A、B、C，输出是Y。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。解：例1

YABC+5V要设计的逻辑电路设计例1设计一个表决电路，该电路输入为A、B、C，输出是Y。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。解：例1

1）根据题意可列出真值表。2）画出卡诺图。3）变换逻辑表达式

Y=AB+AC+BCABCY00000101001110010111011100010111BCACAB设计例13）简化和变换逻辑表达式Y=AB+AC+BC4）画出逻辑电路图。设计例2：设计一个监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZ设计例2：1.抽象输入变量:

红（R）、黄（A）、绿（G）输出变量：故障信号（Z）2.写出逻辑表达式输入变量输出RAGZ000100100100011110001011110111113.3.1编码器

3.3.3数据选择器3.3.4加法器3.3.5数值比较器3.3.2译码器/数据分配器

3.3若干常用的组合逻辑电路编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中用1000表示数字8如：ASCII码中用1000001表示字母A等编码器：具有编码功能的逻辑电路。编码器的逻辑功能：能将每一组输入信息变换为相应二进制的代码输出。如4线-2线编码器：将输入的4个状态分别编成4个2位二进制数码输出；如8-3编码器：将输入的8个状态分别编成8个3位二进制数码输出；3.3.1.编码器(Encoder)的概念与分类编码器的分类：普通编码器：任何时候只允许一个编码输入信号有效，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。3.3.1.1

编码器(Encoder)的概念与分类普通编码器优先编码器一、4线─2线普通编码器3.3.1编码器(Encoder)的概念与分类（1）逻辑图输入输出4输入二进制码输出I0

I1I2I3Y1Y01000010000100001（3）逻辑功能表

（2）普通4线─2线编码器逻辑框图编码器的输入为高电平有效。Y1Y000011011普通编码器不能同时输入两个以上的有效编码信号。⑶该电路存在的问题：

三.

优先编码器

优先编码器的提出：

如果有两个或更多输入信号有效，将会出现输出混乱。必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。㈠4

线─2线优先编码器（设计举例）（1）列出功能表输

入输

出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）写出逻辑表达式（3）画出逻辑电路（略）

3.

优先编码器

㈡集成优先编码器74LS148图3.3.3P--141编码输出编码输入选通端使能输出扩展输出74LS148优先编码器管脚图～：输入，低电平有效。优先级别依次为～～：编码输出端，低电平有效。：使能输入端；＝０时，编码，＝１时，禁止编码。：使能输出端，编码状态下（=0），若无输入信号，=0扩展输出端，编码状态下（=0），若有输入信号，=0⑴管脚定义表3.3.2

74LS148的功能表P-142数字电路必须会看IC的功能表（3）第⑴片工作时,编码器输出范围：1000～1111第⑵片工作时,编码器输出范围:0000～0111解（1）编码器输入16线,用两片8-3线编码器，高位为第⑴片，低位为第⑵片（2）实现优先编码：高位选通输出与低位控制端连接例：用8-3线优先编码器74LS148扩展成16线-4线编码器。（三）集成编码器的应用(P—143)高位低位3.3.2译码器1、译码器的定义与功能2、

集成电路译码器3.3.2

译码器一、二进制译码器输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0译码:将每个输入的二进制代码译成对应的输出高、低电平信号。常用的有：二进制译码器，0000000000100100000010010000001000110000100010000010000101001000001100100000011110000000二-十进制译码器，显示译码器等例：3线—8线译码器输入二进制代码，如3线－8线，4线－16线译码器输入4位二进制代码，它是4线－10线译码器。译码并直接驱动显示字符输出高电平有效用二极管与门阵列组成的3线－8线译码器P-145图输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000集成译码器实例：74LS138输出端输出低电平附加控制端输入端74LS138的功能表：输入输出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111可见，Y0～Y7是A2、A1、A0这三个变量的全部最小项的译码输出。由逻辑图写出输出的逻辑式(S=1)，得到：用一个3线–8线译码器实现函数：译码器应用例174138工作条件：

S1=1，解:令A2=X,A1=Y,A0=Z；2.逻辑表达式：1110111010011100101001110100110010100000COSiCiBiAi1.全加器真值表☆设计3-8译码器试验电路试用一个3线8线译码器构成一个一位二进制全加器.解：3.变换表达式以适合器件的表达式.4.画电路图。CO的电路图同学自己在此图中画出。二、集成二–十进制译码器74LS42

功能：将8421BCD码译成为10个状态输出。4个输入端10个输出端图3.3.10P--149输出为低电平有效功能表十进制数BCD输入输

出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL2.集成二–十进制译码器——74LS42P--150输出为低电平有效对于BCD代码以外的伪码（1010～1111这6个代码）Y0～Y9均无低电平信号产生。bcdfe三、七段显示译码器（1）最常用的显示器有：半导体发光二极管和液晶显示器。共阳极显示器共阴极显示器显示器分段布局图agabcdfgabcdefg111111001100001101101e

共阴极显示器集成电路显示译码器

（2）集成电路显示译码器7448逻辑图4个输入端3个控制端7个输出端P--155（2）集成电路显示译码器74487448功能框图ABCagb...LTRBIBI/RBO7448（2）集成电路显示译码器7448十进制或功能输

入BI/RBO输出字形LTRBIDCBAabcdefg0HHLLLLHHHHHHHL1H×LLLHHLHHLLLL2H×LLHLHHHLHHLH3H×LLHHHHHHHLLH14H×HHHLHLLLHHHH消

隐脉冲消隐灯

测

试××××××LLLLLLLLHLLLLLLLLLLLLLL×××××HHHHHHHH逻辑功能

P—153

表3.3.7（2）集成电路显示译码器7448功能输

入BI/RBO输出字形LTRBIDCBAabcdefg消

隐脉冲消隐灯

测

试××××××LLLLLLLLHLLLLLLLLLLLLLL×××××HHHHHHHH逻辑功能

灭灯输入BI/RBO：该控制端有时作为输入，有时作为输出。当BI/RBO用作输入且BI=0时，无论其他输入端是什么电平，所有各段输出a～g为0，所以字形熄灭，故称“消隐”。

动态灭零输入RBI：当LT=1，RBI=0且输入代码DCBA=0000时，各段输出a～g均为低电平，与BCD码相应的字形熄灭，故称“灭零”

动态灭零输出RBO：BI/RBO作为输出使用时，受控于LT和RBI。当LT=1且RBI=0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT=1且RBI=1，则RBO=1。试灯输入LT：当LT=0时，BI/RBO是输出端，且RBO=1，此时无论其他输入端是什么状态，所有各段输出a～g均为1，显示字形8。3.3.3数据选择器一、数据选择器的定义与功能二、集成电路数据选择器数据选择：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。数据选择器：是指能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关”。

通道选择数据输出

I0

I1

1n2I-

一、数据选择器的定义及功能1、4选1数据选择器4选1数据选择器电路结构数据输入端地址码输入端选通端低电平有效数据输出端（1）逻辑电路P--1594选1数选器功能表（2）数据选择器工作原理及逻辑功能输入输出选通地址SA1A0Y1××0000D0001D1010D2011D3例3.3.4：“四选一”只有2位地址输入，从四个输入中选中一个“八选一”的八个数据需要3位地址代码指定其中任何一个用双“四选一”接成“八选一”☆二、用数据选择器设计组合电路1.基本原理具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数可看作三变量最小项例3.3.5：例3.3.6:用74LS152型8选1数据选择器实现逻辑函数式

Y=AB+BC+AC解：将逻辑函数式用最小项表示

8选1功能表选通选择输出SA0A2Y100000D3D2D1D0A10D40D50D60D700010100001110011010111174LS152ABCYD7D6D5D4D3D2D1D0“1”A2A1A0比较得D3=D5=D6=D7=1,其余为0。注意函数输入变量与地址端Ai的对应次序设计数字选择器试验电路设计一个判断两个2位二进制数是否相等的电路解：设A=a1a0，B=b1b0，当A=B时,Y输出1;当A≠B时,Y输出0。1.列真值表(省去)2.写表达式：4.与8选1数选器的表达式进行比较可得：5.画电路图.（略）3.转化成与8选1数选器的表达式相近的形式1．当逻辑函数的变量个数与数据选择器选择输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数。2．当逻辑函数的变量个数多于数据选择器选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。3．一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。用数据选择器实现函数时，注意点：

3.3.4加法器1.半加器和全加器半加器全加器2.多位数加法器串行进位加法器超前进位集成4位加法器74LS283*超前进位产生器741823.减法运算反码和补码由补码完成减法运算一、一位加法器11011001+011010011两个二进制数相加时，有两种情况：一种不考虑低位来的进位，另一种考虑低位来的进位。加法器也因此分为半加器和全加器。半加器全加器两个4位二进制数相加的过程:半加器和全加器1.半加器（HalfAdder）

不考虑低位进位，将两个1位二进制数A、B相加的器件。

半加器的真值表

逻辑表达式

逻辑图1000C011010101000SBA

表3.3.8半加器的真值表C=AB

图3.3.25（a）用与非门构成2.全加器（FullAdder）

全加器的真值表

逻辑表达式1110111010011100101001110100110010100000CiSiCi-1BiAi

全加器真值表

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。2.全加器（FullAdder）

全加器的真值表

逻辑表达式

逻辑图采用包围0的方法进行化简得：

(a)逻辑图二、多位加法器串行进位加法器优点：简单缺点：慢74LS2832.超前进位加法器基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0~j-1）的函数，可在相加前由A,B两数确定。优点：快，每1位的和及最后的进位基本同时产生。缺点：电路复杂。超前进位集成4位加法器74LS283

74LS283逻辑框图

74LS283引脚图3.超前进位加法器的应用例1用两片74LS283构成一个8位二进制数加法器。在片内是超前进位，而片与片之间是串行进位。三、用加法器设计组合电路输入输出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100基本原理：若能生成函数可变换成输入变量与输入变量相加例3.3.7：将BCD的8421码转换为余3码若能生成函数可变换成输入变量与常量相加用集成加法器设计加减运算的试验电路试利用一片四位集成加法器和异或门构成一个加减法电路解：从而进行加减运算,设计加减法电路如图.当A3A2A1A0=1010，B3B2B1B0=0101，

M=0和1,则S3S2S1S0=？解：当M=0时,S=A+B；

当M=1时,S=A－B.3.3.5数值比较器1.数值比较器的定义及功能1位数值比较器2位数值比较器2.集成数值比较器74LS85集成数值比较器74LS85的功能数值比较器的位数扩展1.数值比较器的定义及功能输

入输

出ABYA>BYA<BYA=B00001010101010011001

1位比较器真值表1.1位数值比较器

将两个1位二进制数A、B进行比较

数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。真值表逻辑表达式逻辑图1位数值比较器的逻辑图P--169多位数值比较器的设计原则先从高位比起,高位不等时，数值的大小由高位确定。若高位相等,则再比较低位数,比较结果由低位的比较结果决定。2.多位数值比较器74LS8574LS85的引脚图

74LS85是四位数值比较器，其工作原理和两位数值比较器相同。74LS85比较器不仅能比较两个4位二进制数的大小，还能接受其它芯片比较结果的输出。74LS85的示意框图3.集成数值比较器74LS85的功能输

入输

出A3B3A2B2A1B1A0B0IA>BIA<BIA=BYA>BYA<BYA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLL