电子科技大学成都学院

数字逻辑

机械工业出版社主讲：茹鹏E-mail：shuangyue2000@163.com

电子科技大学成都学院计算机系1/13/20231电子科技大学成都学院学习要点掌握各种TTL门电路和CMOS门电路的逻辑功能。理解TTL门电路的主要参数及TTL电路与CMOS电路的主要差异。了解二极管、双极型晶体管和MOS管的开关特性。了解门电路的使用常识，集电极开路门、三态门、传输门等电路及功能。第3章集成门电路1/13/20232电子科技大学成都学院3.2半导体元件的开关特性3.3分立元件门电路3.4TTL集成门电路3.5CMOS集成门电路3.6集成门电路的使用3.1概述第3章集成门电路1/13/20233电子科技大学成都学院概述集成门电路双极型晶体管逻辑电路MOS管集成电路晶体管—晶体管逻辑电路(TTL)射极耦合逻辑电路(ECL)高阈值逻辑电路(HTL)集成注入逻辑电路(I2L)按沟道类型N沟道P沟道按工作类型耗尽型增强型按栅极材料分铝栅硅栅根据规模大小可以分为小、中、大、超大规模集成电路1、集成门电路的分类1/13/20234电子科技大学成都学院2、基本概念

获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。

逻辑0和1：电子电路中用高、低电平来表示。

逻辑门电路(门电路)：用以实现基本和常用逻辑运算的电子电路。

基本和常用门电路：与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。1/13/20235电子科技大学成都学院3、正逻辑与负逻辑正逻辑：用高电平

H

表示逻辑值“1”，用低电平

L

表示逻辑值“0”。

负逻辑：用高电平

H

表示逻辑值“0”，用低电平

L

表示逻辑值“1”。ABFLLLLHLHLLHHHABF000010100111ABF111101011000与门电路

用电平表示与门用正逻辑描述与门，结果为与运算。用负逻辑描述与门，结果为或运算。结论：正逻辑下的与门，在负逻辑下却实现或逻辑运算。注意：不管是正逻辑还是负逻辑，电平关系是一样的。1/13/20236电子科技大学成都学院总结：正逻辑的或门，在负逻辑中实现与运算；

正逻辑的非门，在负逻辑中仍然实现非运算。

为便于区分采用何种逻辑，在逻辑符号的输入端上加一个小圆圈表示负逻辑下的门电路符号。

常用逻辑门的正逻辑和负逻辑符号对照表：正逻辑负逻辑或门与门与门或门与非门或非门或非门与非门异或门同或门1/13/20237电子科技大学成都学院3.2

半导体元件的开关特性1/13/20238电子科技大学成都学院ui＝0V时，二极管截止，如同开关断开，uo＝0V。ui＝5V时，二极管导通，如同0.7V的电压源，uo＝4.3V。二极管的反向恢复时间限制了二极管的开关速度。Ui<0.5V时，二极管截止，iD=0。Ui>0.5V时，二极管导通。二极管的开关特性正极负极＋uD

－1/13/20239电子科技大学成都学院晶体管的开关特性1/13/202310电子科技大学成都学院＋－RbRc+VCCbce＋－截止状态饱和状态iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V饱和区截止区放大区1/13/202311电子科技大学成都学院②ui=0.3V时，因为uBE<0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：①ui=1V时，三极管导通，基极电流：因为0<iB<IBS，三极管工作在放大状态。iC=βiB=50×0.03=1.5mA，输出电压：三极管临界饱和时的基极电流：uo=uCE=UCC-iCRc=5-1.5×1=3.5Vuo=VCC=5V③ui＝3V时，三极管导通，基极电流：因为iB>IBS=0.094mA，三极管工作在饱和状态。输出电压：uo＝UCES＝0.3V1/13/202312电子科技大学成都学院工作原理电路转移特性曲线输出特性曲线uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状态ui<UTuo=+VDD导通状态ui>UTuo≈0场效应管的开关特性1/13/202313电子科技大学成都学院3.3

分立元件门电路1/13/202314电子科技大学成都学院二极管与门Y=AB1/13/202315电子科技大学成都学院Y=A+B二极管或门1/13/202316电子科技大学成都学院①uA＝0V时，三极管截止，iB＝0，iC＝0，输出电压uY＝VCC＝5V②uA＝5V时，三极管导通，基极电流为：

iB＞IBS，三极管工作在饱和状态，输出电压uY＝UCES＝0.3V。三极管临界饱和时的基极电流为：晶体管非门1/13/202317电子科技大学成都学院①当uA＝0V时，由于uGS＝uA＝0V，小于开启电压UT，所以MOS管截止。输出电压为uY＝VDD＝10V。②当uA＝10V时，由于uGS＝uA＝10V，大于开启电压UT，所以MOS管导通，且工作在可变电阻区，导通电阻很小，只有几百欧姆，输出电压为uY≈0V。1/13/202318电子科技大学成都学院复合门电路1、DTL与非门—由与门和非门连接而成1/13/202319电子科技大学成都学院2、DTL或非门—由或门和非门连接而成1/13/202320电子科技大学成都学院3.4TTL集成门电路1/13/202321电子科技大学成都学院TTL与非门1/13/202322电子科技大学成都学院①输入信号不全为1：如uA=0.3V，uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通忽略iB3，输出端的电位为：输出Y为高电平。uY≈5―0.7―0.7＝3.6V1/13/202323电子科技大学成都学院3.6V3.6V②输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，T2、T5导通，T3、T4截止输出端的电位为：uY=UCES＝0.3V输出Y为低电平。1/13/202324电子科技大学成都学院功能表真值表逻辑表达式输入有低，输出为高；输入全高，输出为低。1/13/202325电子科技大学成都学院74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。1/13/202326电子科技大学成都学院①A=0时，T2、T5截止，T3、T4导通，Y=1。②A=1时，T2、T5导通，T3、T4截止，Y=0。1、TTL非门其他功能的TTL门电路1/13/202327电子科技大学成都学院①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均截止，T3、T4导通，输出为高电平，即Y＝1。2、TTL或非门1/13/202328电子科技大学成都学院①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导通、T4截止，输出Y=0。②A和B不全为高电平、并且C和D也不全为高电平（T2和T‘2同时截止）时，T5截止、T4饱和导通，输出Y=1。3、TTL与或非门1/13/202329电子科技大学成都学院4、与门Y=AB=AB5、或门Y=A+B=A+B6、异或门1/13/202330电子科技大学成都学院为解决一般TTL与非门不能线与而设计的。①A、B不全为1时，uB1=1V，T2、T3截止，Y=1。接入外接电阻R后：②A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。外接电阻R的取值范围为：1、OC门TTL集电极开路门和三态门1/13/202331电子科技大学成都学院2、TSL门①E＝0时，二极管D导通，T1基极和T2基极均被钳制在低电平，因而T2～T5均截止，输出端开路，电路处于高阻状态。电路的输出有高阻态、高电平和低电平3种状态。②E＝1时，二极管D截止，TSL门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A＝0时Y＝1，为高电平；A＝1时Y＝0，为低电平。1/13/202332电子科技大学成都学院应用：①作多路开关：E=0时，门G1使能，G2禁止，Y=A；

E=1时，门G2使能，G1禁止，Y=B。②信号双向传输：E=0时信号向右传送，B=A；

E=1时信号向左传送，A=B。③构成数据总线：让各门的控制端轮流处于低电平，任何时刻只允许一个TSL门处于工作状态，其它TSL门均处于高阻状态。1/13/202333电子科技大学成都学院TTL系列集成电路①74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝9ns，平均功耗P＝2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。主要参数1/13/202334电子科技大学成都学院TTL与非门主要参数（1）输出高电平UOH：TTL与非门的一个或几个输入为低电平时的输出电平。产品规范值UOH≥2.4V，标准高电平USH＝2.4V。（2）高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电流负载能力。（3）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平。产品规范值UOL≤0.4V，标准低电平USL＝0.4V。（4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。（5）扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO≥8，功率驱动门的NO可达25。（6）最大工作频率fmax：超过此频率电路就不能正常工作。1/13/202335电子科技大学成都学院（7）输入开门电平UON：是在额定负载下使与非门的输出电平达到标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。一般TTL门电路的UON≈1.8V。（8）输入关门电平UOFF：使与非门的输出电平达到标准高电平USH的输入电平。它表示使与非门关断所需的最大输入电平。一般TTL门电路的UOFF≈0.8V。（9）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流IIL：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。（11）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。（12）空载功耗：与非门空载时电源总电流ICC与电源电压VCC的乘积。1/13/202336电子科技大学成都学院3.5CMOS集成门电路1/13/202337电子科技大学成都学院CMOS非门（1）uA＝0V时，TN截止，TP导通。输出电压uY＝VDD＝10V。（2）uA＝10V时，TN导通，TP截止。输出电压uY＝0V。1/13/202338电子科技大学成都学院①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。CMOS与非门1/13/202339电子科技大学成都学院①只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。②只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。CMOS或非门1/13/202340电子科技大学成都学院与门Y=AB=AB或门Y=A+B=A+B1/13/202341电子科技大学成都学院CMOS与或非门1/13/202342电子科技大学成都学院CMOS异或门1/13/202343电子科技大学成都学院CMOS漏极开路门、三态门和传输门1、CMOSOD门1/13/202344电子科技大学成都学院CMOS

TSL门①E=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。②E=0时，TP2、TN2均导通，TP1、TN1构成反相器。可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。1/13/202345电子科技大学成都学院CMOS

传输门①C＝0、，即C端为低电平（0V）、端为高电平（＋VDD）时，TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。②C＝1、，即C端为高电平（＋VDD）、端为低电平（0V）时，TN和TP都具备了导