EDA实训教程课件

一、现代EDA工程概述§1.1EDA技术简介

（一）、什么是EDA？

ElectronicDesignAutomation

即电子设计自动化。（二）、EDA技术发展的三个阶段：1、早期电子CAD阶段2、计算机辅助工程设计CAE阶段3、电子设计自动化(EDA)阶段一、现代EDA工程概述§1.1EDA技术简介（一）1（三）、EDA的广义定义范围包括：1、半导体工艺设计自动化；2、可编程器件设计自动化；3、电子系统设计自动化；4、印刷电路板设计自动化；PROTELDXP20045、仿真与测试、故障诊断自动化；6、形式验证自动化。以上各部分统称为EDA工程（三）、EDA的广义定义范围包括：1、半导体工艺设计自动化；2以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程器件的开发软件及实验开发系统为设计工具，自动完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。

(四)、EDA技术的狭义定义：以大规模可编程逻辑器件为设计载体，以硬件描述语言3二、proteldxp2004简介内容：使用PROTELDXP进行一般电子线路原理图绘制和印刷电路板（PCB:PRINTEDCIRCUITBOARD）设计重点掌握两个流程：即1.原理图设计流程2.PCB制作流程二、proteldxp2004简介内容：4三、狭义EDA技术的主要内容实现载体：大规模可编程逻辑器件（PLD:ProgrammableLogicDevice）描述方式：硬件描述语言（HDL:HarddescripationLauguage)VHDL、VerlogHDL等设计工具：开发软件、开发系统硬件验证：实验开发系统三、狭义EDA技术的主要内容实现载体：大规模可编程逻辑器件5（一）、EDA设计流程及具体过程

回顾：EDA技术的四大要素1.大规模可编程逻辑器件，是进行电子系统设计的硬件载体；2.硬件描述语言，主要的逻辑表达手段；3.软件开发工具，智能化的集成开发环境；4.实验开发系统，是硬件验证工具。（一）、EDA设计流程及具体过程回顾：EDA6原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程

功能仿真1、FPGA／CPLD设计流程应用FPGA/CPLD的EDA开发一般流程:*(JointtestactionGroup)联合测试行为组织

原理图/VHDL文本编辑综合FPGA/CPLDFPGA/CP7设计输入编译修改设计仿真与定时分析管脚编辑硬件测试再编译编程下载2、Maxplus设计流程及具体过程设计输入编译修改设计仿真与定时分析管脚编辑硬件测试再编译编程8图形或HDL编辑器3、MAX+plusII具体设计过程编译网表提取、数据库建立、逻辑综合、逻辑分割、适配延时网表提取、编程文件汇编编程器设计输入综合或编辑适配器件下载仿真图形或HDL3、MAX+plusII具体设计过程编译网表提9黑色方框部分为编译主控界面

黑色方框部分为编译主控界面

10(一)、设计输入(原理图／HDL文本编辑)1.图形输入

图形输入

原理图输入波形图输入4、MAX+plusII概述

状态图输入(一)、设计输入(原理图／HDL文本编辑)1.图形输入112.

HDL文本输入1.1设计输入(原理图／HDL文本编辑)

这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。

可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。2.HDL文本输入1.1设计输入(原理图／HDL文本编12（二）、综合

整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。（二）、综合整个综合过程就是将设计者在EDA13（三）、适配适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。（三）、适配适配器也称结构综合器，它的功能是将由综合14（四）、时序仿真与功能仿真时序仿真功能仿真

就是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。

是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。（四）、时序仿真与功能仿真时序仿真功能仿真就是接15（五）、

编程下载

通常，将对CPLD的下载称为编程(Program)，对FPGA中的SRAM进行直接下载的方式称为配置(Configure)，但对于OTPFPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。

FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是：将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。（五）、编程下载通常，将对CPLD的下载称为编程16（六）、

硬件测试

最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。（六）、硬件测试最后是将含有载入了设计的F175.0.5设计中的设计实体文件5.0.5设计中的设计实体文件18问题:设计过程中的“两次仿真”和“三次验证”分别指什么？问题:设计过程中的“两次仿真”和“三次验证”分别指什么？19一、现代EDA工程概述§1.1EDA技术简介

（一）、什么是EDA？

ElectronicDesignAutomation

即电子设计自动化。（二）、EDA技术发展的三个阶段：1、早期电子CAD阶段2、计算机辅助工程设计CAE阶段3、电子设计自动化(EDA)阶段一、现代EDA工程概述§1.1EDA技术简介（一）20（三）、EDA的广义定义范围包括：1、半导体工艺设计自动化；2、可编程器件设计自动化；3、电子系统设计自动化；4、印刷电路板设计自动化；PROTELDXP20045、仿真与测试、故障诊断自动化；6、形式验证自动化。以上各部分统称为EDA工程（三）、EDA的广义定义范围包括：1、半导体工艺设计自动化；21以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程器件的开发软件及实验开发系统为设计工具，自动完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。

(四)、EDA技术的狭义定义：以大规模可编程逻辑器件为设计载体，以硬件描述语言22二、proteldxp2004简介内容：使用PROTELDXP进行一般电子线路原理图绘制和印刷电路板（PCB:PRINTEDCIRCUITBOARD）设计重点掌握两个流程：即1.原理图设计流程2.PCB制作流程二、proteldxp2004简介内容：23三、狭义EDA技术的主要内容实现载体：大规模可编程逻辑器件（PLD:ProgrammableLogicDevice）描述方式：硬件描述语言（HDL:HarddescripationLauguage)VHDL、VerlogHDL等设计工具：开发软件、开发系统硬件验证：实验开发系统三、狭义EDA技术的主要内容实现载体：大规模可编程逻辑器件24（一）、EDA设计流程及具体过程

回顾：EDA技术的四大要素1.大规模可编程逻辑器件，是进行电子系统设计的硬件载体；2.硬件描述语言，主要的逻辑表达手段；3.软件开发工具，智能化的集成开发环境；4.实验开发系统，是硬件验证工具。（一）、EDA设计流程及具体过程回顾：EDA25原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程

功能仿真1、FPGA／CPLD设计流程应用FPGA/CPLD的EDA开发一般流程:*(JointtestactionGroup)联合测试行为组织

原理图/VHDL文本编辑综合FPGA/CPLDFPGA/CP26设计输入编译修改设计仿真与定时分析管脚编辑硬件测试再编译编程下载2、Maxplus设计流程及具体过程设计输入编译修改设计仿真与定时分析管脚编辑硬件测试再编译编程27图形或HDL编辑器3、MAX+plusII具体设计过程编译网表提取、数据库建立、逻辑综合、逻辑分割、适配延时网表提取、编程文件汇编编程器设计输入综合或编辑适配器件下载仿真图形或HDL3、MAX+plusII具体设计过程编译网表提28黑色方框部分为编译主控界面

黑色方框部分为编译主控界面

29(一)、设计输入(原理图／HDL文本编辑)1.图形输入

图形输入

原理图输入波形图输入4、MAX+plusII概述

状态图输入(一)、设计输入(原理图／HDL文本编辑)1.图形输入302.

HDL文本输入1.1设计输入(原理图／HDL文本编辑)

这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。

可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。2.HDL文本输入1.1设计输入(原理图／HDL文本编31（二）、综合

整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。（二）、综合整个综合过程就是将设计者在EDA32（三）、适配适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。（三）、适配适配器也称结构综合器，它的功能是将由综合33（四）、时序仿真与功能仿真时序仿真功能仿真

就是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。

是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉