交大网络学院计算机系统结构考卷整合

.冯？诺依曼型计算机的设计思想是存储 H并按G顺序执行,它的主要组成部分包括：运算器、 _F、B、适配器与A。A.I/O设备 B.控制器C.缓冲器D.译码器E.寄存器F.存储器G.地址 H.程序.为了提高浮点数的表示精度，当尾数不为 C时，通过修改阶码并移动小数点，使尾数域的最高有效位为卫,这称为浮点数的规格化表示。在 IEEE754标准中，对于一个规格化的 32位浮点数，其尾数域所表示的值是B,这是因为规格化的浮点数的尾数域最左（最高有效位）总是D,故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达G位。A.0.M B.1.M C.0 D.1E.22 F.23 G.24 H.25.cache是介于CPlBE之间的H容量存储器，能高速地向 CPU提供A和数据，从而加快程序的执行速度。cache由高速的f组成，全部功能都由 C实现,因而对程序员是透明的。A.指令 B.DRAM C.硬件 D.软件E.主存 F.SRAM G.大 H.小.堆栈是一种特殊的 H寻址方式,采用“F"原理。计算机的CPU中有一组专门的寄存器，称为串联堆栈，又称为A堆栈。而B堆栈则是由程序员设置出来作为堆栈使用的一部分 CoA.寄存器B.存储器C.主存储器 D.辅助存储器E.先进先出 F.先进后出 G.指令 H.数据.广义地讲，F有着两种含义：一是G,指两个以上事件在A发生；二是H,指两个以上事件在C间隔内发生。A.同一■时刻 B.不同时刻 C.同一■时间 D.不同时间E.串行性F.并行性G.同时性H.并发性.risc的三个基本要素是：（i）一个有限的E的C；（2）cpu配备大量的b；⑶强调对指令G^qD。A.专用寄存器B.通用寄存器C.指令集D.优化E.简单 F.复杂 G.流水线H.超标量.为了解决多个主设备同时C总线G权的问题,必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。仲裁方式分为A仲裁和B仲裁两类：前者需要E,后者则不需要。A.集中式B.分布式C.竞争D.分享E.中央仲裁器F.分布仲裁器G.控制H.共享.B的基本任务是按照H所排的指令序列，从工取出指令操作码到B中，对指令操作码译码分析，执行指令操作。适配器的作用是保证 A用计算机系统特性所要求的形式发送或接收信息。A.I/O设备 B.控制器C.缓冲器D.译码器E.寄存器F.存储器G.地址 H.程序.在奇偶校验中，只有当数据中包含有A个1时，奇校当^位C=Q只有当数据中包含有B个1时，偶校验位C=C。奇偶校验可提供单个错误检测 ，但无法检测E错误，更无法识别错误信息的 GoA.奇数 B.偶数 C.0 D.1E.多个 F.内容 G.位置 H.来源.MO井导体存储器中， D的外围电路简单,速度G,但其使用的器件多，集成度不高；C可大幅度提高集成度，但由于F操作，外围电路复杂，速度HoA.ROM B.RAM C.DRAM D.SRAM.指令格式就是G用二进制代码表示的结构形式, 通常由A字段和F 字段组成,前者表征指令的操作特性与功能，后者通常指定参与操作的 B的E—。D.数据字H.功能字A.操作码B.D.数据字H.功能字E.地址F.地址码G.指令字A.A.0 B.1 C.2 D.3.根据设计方法不同，B控制器可分为三种：第一种称为 G控制器，它是采用时序逻辑技术来实现的；第二种称为A控制器，它是采用E逻辑来实现的；第三种是前两种方式的 F。A.微程序B.操作C.指令D.时间E.存储F.组合G.硬布线H.软布线.一条C是由若干条G组成的序列（通常叫做E）来实现的，而E的总和便可实现整个的DA.微操作B.宏操作C.机器指令 D.指令系统E.微程序F.宏程序G.微指令 H.宏指令.奔腾CPU的大多数简单指令用E控制实现，在A个时钟周期内执行完毕。而对于用H实现的指令，也在B至C个时钟周期内执行完毕。A.1B.2C.3D.,4E.硬布线F.软布线G.宏程序H.,微程序15.C是G周期中从内存流向B的信息流；E是H周期中从内存流向运算器的信息流。A.存储器B.控制器C.指令流D..控制流E.数据流F.缓冲G.取指H.执行16.G存储器是一种高速工作的存储器,指同一个存储器具有两组相互B的C控制线路，可以对存储器中E 位置上的数据进行 B白，勺存取操作。A.依赖B.独立C.读写D.刷新E.任何F.指定G.双端口H.三端口.虚拟存储器只是一个容量非常大的存储器的 C模型，不是任何实际的D存储器。有了虚拟存储器，用户无需考虑所编程序在H中是否放得下或放在什么位置等问题。虚拟地址由 E生成,但虚拟地址空间的大小实际上受到G容量的限制。A.操作系统 B.CPU地址引脚 C.逻辑 D.物理E.编译程序 F.用户程序 G.辅存 H.主存.指令的G寻址方式，是指下条指令的地址码不是由 A给出，而是由C给出。因此，A的内容也必须相应改变，以便及时跟踪新的指令 H。A.程序计数器B.堆栈指示器C.本条指令 D.下条指令E.顺序 F.堆栈 G.跳跃 H.地址.通常用F读取一条指令字的C时间来规定CPU周期。取出和H任何一条指令所需的C时间为B个CPU周期。A.1B.2 C.最短 D.最长E.外存F.内存 G.译码H.执行.一般的存储器都是按e访问的存储器，而c存储器是以G作为E来访问的存储器。它的基本原理是把存储单元所存内容的某一部分作为检索项（即 F项）,去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。A.闪速 B.只读 C.相联 D.虚拟E.地址 F.关键字G.内容 H.cache.E控制器的基本思想是仿照通常的解题程序的方法， 把C信号编成G,存放到一个只读存储器里。当机器运行时，一条又一条地读出这些 G,从而产生全机所需要的各种C信号,使相应部件执行所规定的操作。A.微操作B.宏操作 C.操作控制 D.时间控制E.微程序F.宏程序 G.微指令 H.宏指令.奔腾CPU是Intel公司生产的G流水处理器，采用C条指令流水线，能在B个时钟周期内发射c 条简单的整数指令，也可发射b条浮点指令。E.标量F.矢量G.超标量H.超矢量23.到目前为止，使用最为广泛的计算机形态是:A超级计算机B个人计算机C嵌入式计算机D服务器24.世界上第一台通用电子数字计算机A晶体管B电子管ENIAC使用作为电子器件。BC大规模集成电路 D超大规模集成电路25.冯？若依曼型计算机的设计思想是A存储数据并按地址顺序执行B存储程序并按地址逆序执行C存储程序并按地址顺序执行D存储程序并乱序执行26.指令流是取指周期中从内存流向的信息流。BA.存储器B.控制器C.寄存器D.缓存器27.在计算机系统的层次结构中，属于软硬件混合级的是A微程序设计级B操作系统级C汇编语言级D机器语言级28.一种E.标量F.矢量G.超标量H.超矢量23.到目前为止，使用最为广泛的计算机形态是:A超级计算机B个人计算机C嵌入式计算机D服务器24.世界上第一台通用电子数字计算机A晶体管B电子管ENIAC使用作为电子器件。BC大规模集成电路 D超大规模集成电路25.冯？若依曼型计算机的设计思想是A存储数据并按地址顺序执行B存储程序并按地址逆序执行C存储程序并按地址顺序执行D存储程序并乱序执行26.指令流是取指周期中从内存流向的信息流。BA.存储器B.控制器C.寄存器D.缓存器27.在计算机系统的层次结构中，属于软硬件混合级的是A微程序设计级B操作系统级C汇编语言级D机器语言级28.一种可以采用多种不同的29.A计算机组成、计算机体系结构C计算机实现、计算机体系结构在IEEE754标准中，对于一个规格化的B计算机组成、计算机实现D计算机实现、计算机组成32位浮点数，其尾数域所表示的值是,这是因为规格化的浮点数的尾数域最左（最高有效位）总是边，这可以使尾数表示范围多一位，达,故这一位经常不予存储，而认为隐藏在小数点的左位。CA.0.M、0、23B.0.M、1、24C.1.M、1、24D.1.M、0、23.在定点二进制运算器中，减法运算一般通过来实现。DA原码运算的二进制减法器C补码运算的十进制加法器.MO芥导体存储器中，B补码运算的二进制减法器D补码运算的二进制加法器的外围电路简单，速度,但其使用的器件多，集成度不高。 BA.DRAM快B.SRAM快C.DRAM.慢D.SRAM慢.从CPU来看，增加Cache的目的，就是在性能上使间。AC的平均读出时间尽可能接近 Cache的读出时A.主存B.辅存C.内存D.外存.虚拟存储器可看作是一个容量非常大的存储器，有了它,用户无需考虑所编程序在中是否放得下或放在什么位置等问题。 BA.逻辑、辅存B.逻辑、主存A.逻辑、辅存B.逻辑、主存C.物理、辅存D.物理、主存34.指令格式中的34.指令格式中的字段，用来表征指令的操作特性与功能。A.操作码B.指令字A.操作码B.指令字C.数据字D.地址码35.运算型指令的寻址与转移型指令的寻址，其不同点在于A前者取操作数，后者决定程序转移地址CA前者取操作数，后者决定程序转移地址C前者是短指令，后者是长指令36.以下4种类型指令中，执行时间最长的是ARR型指令BRS型指令CSSB后者取操作数，前者决定程序转移地址D前者是长指令，后者是短指令型指令D 程序控制指令37.在CPU中，指令寄存器用来保存A当前指令B当前指令的地址C下一条指令D下一条指令的地址A当前指令B当前指令的地址C下一条指令D下一条指令的地址38.以下句子中，正确的是。BCACPU中负责指令译码的部分是无法改变的BCPU中的微程序是可重写的c可以通过修改成品c可以通过修改成品cpu^改变cpu的译码方式39.取出和执行任何一条指令所需的最短时间为D若要修改CPU的部分功能，必须完全重新设计CPU个CPU周期。C.CPU勺异步控制方式有时又称为 。BCA固定时序控制方式B可变时序控制方式C应答控制方式 D无应答控制方式.一条机器指令是由若干条微指令组成的序列 （通常叫做）来实现的，而机器指令的总和便可实现整个指令系统。DA.微操作B.微指令C.指令 D.微程序.在一个计算机系统中，指令流水线是指指令步骤的并行，是级流水线。CA微指令B部件 C处理器 D处理机.在流水CPU中，为了解决执行段的速度匹配问题，一般采用的方法包括：。ABCA将执行部件分为定点执行部件和浮点执行部件两个可并行执行的部分，分别处理定点运算指令和浮点运算指令B在浮点执行部件中，包括浮点加法部件和浮点乘 /除部件，它们可以同时执行不同的指令C浮点运算部件以流水线方式工作D采用多体交叉存储器和Cache.在流水过程中存在的相关冲突中，是指多条指令进入流水线后在同一机器周期内争用同一个功能部件所发生的冲突。AA.资源相关 B.数据相关 C.性能相关 D.控制相关.开发RISC系统的目标是：。ABCDA使处理器的结构更简单，更合理 B提高处理器的性能C提高处理器的执行效率 D降低处理器的开发成本.在总线仲裁方式中，仲裁需要。CA集中式、分布仲裁器 B分布式、分布仲裁器C集中式、中央仲裁器 D分布式、中央仲裁器.从执行程序的角度看，最高等级的并行是并行。BDA任务级 B作业级 C过程级 D程序级.计算机的专用和通用是根据计算机的来划分的。ABCDA效率 B速度 C价格 D运行的经济性和适应性.1958年开始出现的第二代计算机，使用作为电子器件。AA晶体管B电子管 C大规模集成电路 D超大规模集成电路.冯？若依曼计算机体系结构的主要特点是。BCA硬布线 B使用二进制数C存储程序 D存储数据.适配器的作用是保证用计算机系统特性所要求的形式发送或接收信息。 AA.I/O设备 B.控制器C.寄存器D.存储器.在计算机系统的层次结构中，属于硬件级的是。ADA微程序设计级B高级语言级 C汇编语言级 D机器语言级.为了提高浮点数的表示精度， 当尾数不为时，通过修改阶码并移动小数点， 使尾数域的最高有效位为,这称为浮点数的规格化表示。BA.0、0 B.0、1 C.1、0 D.1、1TOC\o"1-5"\h\z.MO笄导体存储器中，可大幅度提高集成度，但由于操作，外围电路复杂，速度慢。 CA.DRAM读写 B.SRAMk读写C.DRAM.刷新D.SRAMk刷新.Cache的功能由实现，因而对程序员是透明的。 BA.软件 B.硬件 C.固件 D.软硬件.虚拟地址空间的大小实际上受到容量的限制。CA.逻辑存储器 B.内存储器 C.辅助存储器 D.主存储器.指令格式就是用二进制代码表示的结构形式。 DA.操作码B.地址码C.数据字D.指令字.寄存器堆栈是中设置的一组专门用于堆栈的寄存器。 AA.CPU B.高速缓冲存储器 C.主存储器 D.辅助存储器.CPU勺基本功能包括。ABCDA指令控制B操作控制C时间控制D数据加工.在CPU中，程序计数器用来保存。DA当前指令 B当前指令的地址 C下一条指令 D下一条指令的地址.状态条件寄存器（PSW通常保存和运算结果为负标志。ABCDA运算结果进/借位标志 B运算结果溢出标志C运算结果为零标志 D运算结果符号标志. 是取出并执行一条指令的时间。 AA指令周期 BCPU周期 C机器周期 D时钟周期.在计算机中，一般都采用异步控制方式，以保证执行时的高速度。 ABCDACPU对主存的读取 BCPU对主存的写入C输入设备与主存的数据交换 D输出设备与主存的数据交换.硬布线控制器的特点是。ABCA设计非常复杂，且代价很大 B调试非常复杂，且代价很大C速度较快，主要取决于逻辑电路的延迟 D速度较慢，主要取决于逻辑电路的延迟.广义地讲，并行性中的并发性是指两个以上事件在发生。CA.同一时刻 B.不同时刻 C.同一时间间隔内 D.不同时间间隔内.一个计算机系统可以在不同的并行等级上采用流水线技术。 按照流水的级别，流水线可分类为oABCDA算术流水线 B指令流水线 C处理机流水线 D宏流水线TOC\o"1-5"\h\z.流水CPU通常由等几个部分组成，这几个功能部件可以组成一个多级流水线。 BCDA多体交叉存储器 B指令部件 C指令队列 D执行部件.奔腾CPU的大多数简单指令用硬布线控制实现，在 1个时钟周期内执行完毕。而对于用微程序实现的指令，也在个时钟周期内执行完毕。CDA.0 B.1 C.2 D.3.为了解决多个主设备同时总线权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。 DA共享、所有B共享、控制C竞争、所有D竞争、控制.从执行程序的角度看，最低等级的并行是并行。AA指令内部 B指令级 C过程级 D程序级.通用计算机可分为、微型机和单片机。ABCDA超级计算机 B大型机 C服务器 D工作站.1960年代中期开始出现的第三代计算机，使用作为电子器件。ABA小规模集成电路 B中规模集成电路C大规模集成电路 D超大规模集成电路.是执行周期中从内存流向运算器的信息流。 DA.地址流B.控制流C.指令流D.数据流.在计算机系统的层次结构中，属于软件级的是。BCA微程序设计级B高级语言级 C汇编语言级 D机器语言级.具有相同的计算机，可以采用不同的。CA计算机组成、计算机体系结构C计算机体系结构、计算机组成B计算机组织、计算机体系结构D计算机实现、计算机组成76.在A定点、最局B定点、最低C浮点、最高D浮点、最低77.EPROMSA.随机读写存储器B.光擦可编程只读存储器C.电榛可编程只读存储器D.只读存储器78.在主存与Cache间建立地址映射，有几种不同的地址映射方式，它们是。ABC79.A全相联映射方式虚拟地址由B直接映射方式C组相联映射方式D随机映射方式A.操作系统生成。CB.CPU地址引脚C.编译程序D.用户程序80.指令的顺序寻址方式，是指下一条指令的地址由给出。A.数据寄存器B.堆栈指示器C.状态寄存器D.程序计数器81.存储器堆栈是由程序员设置出来作为堆栈使用的一部分A.寄存器B.高速缓冲存储器C.主存储器D.辅助存储器82.76.在A定点、最局B定点、最低C浮点、最高D浮点、最低77.EPROMSA.随机读写存储器B.光擦可编程只读存储器C.电榛可编程只读存储器D.只读存储器78.在主存与Cache间建立地址映射，有几种不同的地址映射方式，它们是。ABC79.A全相联映射方式虚拟地址由B直接映射方式C组相联映射方式D随机映射方式A.操作系统生成。CB.CPU地址引脚C.编译程序D.用户程序80.指令的顺序寻址方式，是指下一条指令的地址由给出。A.数据寄存器B.堆栈指示器C.状态寄存器D.程序计数器81.存储器堆栈是由程序员设置出来作为堆栈使用的一部分A.寄存器B.高速缓冲存储器C.主存储器D.辅助存储器82.以下4种类型指令中，执行时间最短的是ARR型指令BRS型指令CSS型指令D 程序控制指令83.在CPU中，运算器的主要功能是进行。BCD84.址,85.A指令地址运算B算术运算当执行指令时，CPU能自动为取下一条指令做好准备。 CA保持B复位C逻辑测试D逻辑运算程序计数器的内容，使其始终保持将要执行的下一条指令的主存地C递增D递减是内存读取一条指令字的最短时间。BCA指令周期BCPU周期C机器周期D时钟周期86.以下句子中，正确的是。AC运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否符号位始终指示正确的符号。A一条指令的取出阶段需要1个CPU周期时间一条指令的取出阶段需要2个CPU周期时间一条指令的执行阶段需要至少 1个CPU周期时间一条指令的执行阶段需要至少2个CPU周期时间87.CPU勺联合控制方式的设计思想是:87.CPU勺联合控制方式的设计思想是:。ABD在功能部件内部采用同步控制方式在功能部件之间采用异步控制方式在硬件实现允许的情况下，尽可能多地采用同步控制方式在硬件实现允许的情况下，尽可能多地采用异步控制方式88.技术体现了计算机并行处理中的时间并行。 B88.A微程序控制B流水线C多线程D多核89.在一个计算机系统中，算术流水线是指运算操作步骤的并行，是级流水线。BAA微程序控制B流水线C多线程D多核89.在一个计算机系统中，算术流水线是指运算操作步骤的并行，是级流水线。BA微指令B部件C处理器D处理机90.在对流水CPU基本概念的描述中，正确的是流水CPU是以空间并行性为原理构造的处理器流水CPUFI定是RISC机器流水CPU-定是多媒体CPU流水CPU是一种非常经济而实用的时间并行技术91.以下指令存在哪些类型的数据相关？ ACARAVWf关BWA符目关CWAW!关DRAR相关92.LADR6,B;M(B)R6,M(B)是存储器单元MULR6,R7 ;(R6)X(R7) R6RISC的几个要素是 。ABCA一个有限的简单的指令集 BCPU配备大量的通用寄存器C强调对指令流水线的优化 D简化VLSI芯片的设计和实现当代总线是一些标准总线，追求与无关的开发标准。ABCDA技术 B结构 CCPU D厂家1970年代开始出现的第四代计算机，使用作为电子器件。CDA小规模集成电路 B中规模集成电路C大规模集成电路 D超大规模集成电路体系结构的计算机把程序及其操作数据一同存储在存储器里。 ADA冯？若伊曼 B哈佛(Harvard)CZuse D存储程序的基本任务是按照程序所排的指令序列， 从存储器取出指令操作码到控制器中， 对指令操作码译码分析，执行指令操作。BA.I/O设备 B.控制器C.寄存器D.存储器在计算机系统的层次结构中，采用二进制数语言。ABDA微程序设计级B操作系统级 C汇编语言级 D机器语言级_是机器语言程序员所看到的传统机器级所具有的属性， 其实质是确定计算机系统中软硬件的界面。 CA计算机组成 B计算机组织 C计算机体系结构 D计算机实现Cache由高速的组成。BA.DRAM B.SRAMC.ROM D.Flash.指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接给出，因此，的内容必须相应改变，以便及时跟踪新的指令地址。 DA.数据寄存器B.堆栈指示器 C.状态寄存器D.程序计数器.堆栈是一种特殊的数据寻址方式，基于原理。BCA.FIFO B.FILO C.LIFO D.LILO.在CPU中，控制器通常由和操作控制器组成。 ABCDA程序计数器 B指令寄存器 C指令译码器 D时序发生器.在CPU中，运算器通常由组成。ABCDA算术逻辑单元 B累加寄存器 C数据寄存器 D状态条件寄存器.为了执行任何给定的指令， 必须对指令操作码进行测试， 以便识别所要求的操作，CPU中的就是完成这项工作的。BA指令编码器 B指令译码器 C指令寄存器 D指令缓冲器.在操作控制器中，是采用存储逻辑来实现的。 AA.微程序控制器 B.硬布线控制器 C.程序控制器 D.门阵列控制器.CPU勺控制方式通常分为：,其实质反映了时序信号的定时方式。 ABDA同步控制方式 B异步控制方式 C随机控制方式 D联合控制方式.以下关于流水线技术的描述中，正确的是。ACDA就一条指令而言，其执行速度没有加快B就一条指令而言，其执行速度大大加快C就程序执行过程的整体而言，程序执行速度大大加快D适合于大量的重复性的处理.在流水CPU中，指令部件本身又构成一个流水线，即指令流水线，由等几个过程段组成。ABCDA取指令 B指令译码 C计算操作数地址 D取操作数.在流水过程中存在的相关冲突中，是由转移指令引起的。DA.资源相关 B.数据相关 C.性能相关 D.控制相关.奔腾CPU是Intel公司生产的一种 流水处理器。CA.标量 B.矢量 C.超标量D.超矢量.总线的特性包括 。ABCDA物理特性 B功能特性 C电气特性D时间特性.奔腾CPU的异常中断是由指令执行引发的，包括。CDA可屏蔽中断 B非屏蔽中断 C执行异常 D执行软件中断指令.冯？若伊曼体系结构的计算机具有共同的基本配置，即具有几大部件：运算器、控制器、 。ADAI/O设备B缓冲器 C寄存器 D存储器.在计算机系统的层次结构中，采用符号语言。ACA高级语言级 B操作系统级 C汇编语言级 D机器语言级.在奇偶校验中，只有当数据中包含有个1时，偶校验位C=。BCA.奇数、0 B.偶数、0 C.奇数、1 D.偶数、1.双端口存储器是一种高速工作的存储器， 指同一个存储器具有两组相互独立的控制线路，可以对存储器中位置上的数据进行独立的存取操作。 DA.刷新、指定 B.刷新、任彳C.读写、指定D.读写、任何.Cache是介于CPUW之间的小容量存储器,能高速地向 CPU1供指令和数据，从而加快程序的执行速度。ACA.主存 B.辅存 C.内存 D.外存.一条指令中的操作数地址，可以有个。ABCDA.0B.1 C.2 D.3.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是(A)-Msp,(SP)-1-SP那么出栈操作的动作顺序应为。BA(Msp)-A,(SP)+1-SP B(SP)+1-SP(Msp)fC(SP)-1-SP(Msp)fA D(Msp)-A,(SP)-1-SP.中央处理器包括。ABDA运算器B控制器C主存储器DCache.在CPU中，状态条件寄存器(PSW用来保存。ABCDA标志位B条件码C中断信息 D状态信息.在CPU中，操作控制器的功能就是根据指令操作码和时序信号， 产生各种操作控制信号， 以便正确地建立数据通路，从而完成的控制。ABCDA取指令 B执行指令 C分析指令 D取操作数.以下句子中，正确的是oBCA各条指令的取指阶段所用的CPU周期是各不相同的B各条指令的取指阶段所用的CPU周期是完全相同的C由于各条指令的功能不同，指令的执行阶段所用的 CPU周期是各不相同的D尽管各条指令的功能不同，但指令的执行阶段所用的 CPU周期是完全相同的.微程序控制器的基本思想是：将微操作控制信号按一定规则进行编码，形成,存放到一个只读存储器里。当机器运行时，一条又一条地读出它们，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。CA.微操作 B.微程序 C.微指令D.微地址.技术体现了计算机并行处理中的空间并行。 CDA微程序控制B流水线DA微程序控制B流水线D多核.在一个计算机系统中，宏流水线是指程序步骤的并行，是级流水线。DA微指令B部件 C处理器D处理机.在计算机的流水处理过程中，要使流水线具有良好的性能，必须使流水线畅通流动，不发生断流。但由于流水过程中会出现等相关冲突，实现流水线的不断流是困难的。 ABDA.资源相关 B.数据相关 C.性能相关 D.控制相关.STAM(x),R3;(R3)->M(x),M(x)是存储器单元 ADDR3R4,R5;(R4)+(R5)->R3奔腾CPU^用2条指令流水线，能在1个时钟周期内发射2条简单的整数指令，也可发射_条浮点指令。BA.0 B.1 C.2 D.3.当代总线分为。ABCDA数据传送总线 B仲裁总线 C中断和同步总线 D公用线.在计算机系统中，CPU!理外围设备的方式，除了程序查询之外，还包括。ABCDA程序中断 BDMA C通道 DPPU.奇偶校验无法检测错误，更无法识别错误信息的。BDA.奇数个、位置 B.偶数个、位置 C.奇数个、内容 D.偶数个、内容.相联存储器是以来访问存储器的。BCA.地址 B.关键字C.内容 D.Cache.Cache存储器在产生替换时，可以采用以下替换算法：。BCDA不替换BLFU算法 CLRU算法 D随机替换.指令格式中的地址码字段，通常用来指定参与操作的或其地址。DA.操作码B.指令字C.数据字D.操作数.程序控制类指令的功能是。DA进行算术运算和逻辑运算 B进行主存与CPU之间的数据传送C进彳fCPU和I/O设备之间的数据传送 D改变程序执行的顺序.在CPU中，跟踪指令后继地址的寄存器是oBA主存地址寄存器B程序计数器C指令寄存器D状态条件寄存器.在CPU中，数据寄存器用来暂时存放。ABCDA由主存读出的一条指令 B由主存读出的一个数据字C向主存存入的一条指令 D向主存存入的一个数据字.当CPU和主存进行信息交换，即CPU时，都要使用地址寄存器和数据寄存器。 ABDA向主存存入数据 B从主存读出数据 C向主存存入指令 D从主存读出指令.CPU勺同步控制方式有时又称为oADA固定时序控制方式B可变时序控制方式 C应答控制方式 D无应答控制方式.一条机器指令是由若干条组成的序列来实现的，而机器指令的总和便可实现整个指令系统。 BA.微操作B.微指令C.指令 D.微程序.相对于硬布线控制器，微程序控制器的优点在于。BCDA速度较快 B结构比较规整C复杂性和非标准化程度较低 D增加或修改指令较为容易.在流水计算机中采用多体交叉存储器，其目的是。ACA解决存储器的速度匹配问题B解决存储器的容量匹配问题C使存储器的存取时间能与流水线中其他过程段的速度相匹配D使存储器的存储容量能与流水线中其他过程段的容量相匹配.在流水过程中存在的相关冲突中，是由于指令之间存在数据依赖性而引起的。 BA.资源相关 B.数据相关 C.性能相关 D.控制相关.MULR3R1,R2;（R1）X（R2）->R3ADDR3,R4,R5;（R4）+（R5）->R3在^RISC机器基本概念的描述中，正确的是。BARISC机器不一定是流水CPU BRISC机器一定是流水CPUCRISC机器有复杂的指令系统 DCPU配备很少的通用寄存器.奔腾CPU的外部中断是由CPU的外部硬件信号引发的，包括。ABA可屏蔽中断 B非屏蔽中断 C执行异常 D执行软件中断指令多模块交叉存储器是如何加速CPUB存储器之间的有效传输的？【解】CPU同时访问多个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期时间，而对 CPU来说，它可以在一个存取周期内连续访问多个模块。各模块的读写过程将重叠进行，所以多模块交叉存储器是一种并行存储器结构。什么是虚拟存储器中的段页式管理？m采用分段和分页结合的方法。程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位，用段表和页表进行两级定位管理。CPU中，指令寄存器（IR）、程序计数器（PC）、状态条件寄存器（PSVV分别用来保存什么内容？【解】指令寄存器（IR）用来保存当前正在执行的一条指令。程序计数器（PC）通常又称为指令计数器。在程序开始执行前， PC的内容即是从内存提取的第一条指令的地址。当执行指令时，CPUW自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。状态条件寄存器（PSVV保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，这些标志位通常分别由1位触发器保存。状态条件寄存器还保存中断和系统工作状态等信息。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。何谓动态执行技术？【解】所谓动态执行技术，就是通过预测程序流来调整指令的执行，并分析程序的数据流来选择指令执行的最佳顺序如何区分选择型DMA空制器和多路型DMA空制器？m选择型DMA空制器在物理上可以连接多个设备，而在逻辑上只允许连接一个设备，在某一段时间内只能为一个设备服务。多路型DMA空制器不仅在物理上可以连接多个外围设备，而且在逻辑上也允许这些外围设备同时工作。多机系统中的紧耦合系统与松耦合系统有什么差别？【解】紧耦合系统又称直接耦合系统，指计算机间物理连接的频带较高，一般是通过总线或高速开关实现计算机间的互连，可以共享主存。松耦合系统又称间接耦合系统，一般是通过通道或通信线路实现计算机间的互连，可以共享外存设备。计算机体系结构、计算机组成、计算机实现三个术语的物理概念是什么？彼此间有什么关系？【解】计算机体系结构：机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。计算机组成：计算机体系结构的逻辑实现，包括物理机器级内的数据流和控制流的组成以及逻辑设计等。计算机实现：计算机组成的物理实现，着眼于器件技术和微组装技术。具有相同计算机体系结构的计算机，可以采用不同的计算机组成。一种计算机组成可以采用多种不同的计算机实现。请简述CPU寸存储器进行读/写操作的过程。【解】首先由地址总线给出地址信号，然后要发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。为了使CPU不至因为等待存储器读写操作的完成而无事可做， 可以采取哪些加速CPLB存储器之间有效传输的特殊措施？【解】主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长；采用并行操作的双端口存储器；在CPU和主存储器之间插入一个高速缓冲存储器（ Cache）,以缩短读出时间；在每个存储器周期中存取几个字。请简述计算机的流水处理过程。【解】为了实现流水，首先把输入的任务 （或过程 ）分割为一系列子任务，并使各子任务能在流水线的各个阶段并发地执行。当任务连续不断地输入流水线时，在流水线的输出端便连续不断地吐出执行结果，从而实现了子任务级的并行性。如何区分选择通道、数组多路通道和字节多路通道？【解】选择通道：在物理上它可以连接多个设备，但是这些设备不能同时工作，在某一段时间内通道只能选择一个设备进行工作。数组多路通道：当某设备进行数据传送时，通道只为该设备服务；当设备在执行寻址等控制性动作时，通道暂时断开与这个设备的连接， 挂起该设备的通道程序， 去为其他设备服务， 即执行其他设备的通道程序。字节多路通道：字节多路通道主要用于连接大量的低速设备，这些设备的数据传输率很低，因此通道在传送两个字节之间有很多空闲时间，字节多路通道正是利用这个空闲时间为其他设备服务。多处理机系统与机群系统有什么差别？【解】多处理机系统由若干台独立的计算机组成，每台计算机能够独立执行自己的程序，彼此之间通过互连网络连接，实现程序之间的数据交换和同步。机群系统是一组完整的计算机互连，它们作为一个统一的计算资源一起工作，并能产生一台机器的印象。请简述存储器扩展的 3种方法。【解】存储器芯片的容量是有限的，需要在字向和位向两方面进行扩充才能满足实际存储器的容量要求。通常采用位扩展法、字扩展法、字位同时扩展法。位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求。字扩展法：仅在字向扩充，而位数不变，由片选信号来区分各片地址。字位同时扩展法：在字向和位向同时进行扩展。请简述cache的基本工作原理。【解】当CPU读取主存中一个字时，便发出此字的内存地址到 cache和主存。此时cache控制逻辑依据地址判断此字当前是否在cache中：若是，此字立即传送给 CPU若非，则用主存读周期把此字从主存读出送到CPU与此同时，把含有这个字的整个数据块从主存读出送到 cache中。cache存储器中为什么会产生替换？请列举 3种常用的替换算法。【解】cache工作原理要求它尽量保存最新数据， 当一个新的主存块需要拷贝到 cache,而允许存放此块的行位置都被其他主存块占满时，就要产生替换。常用替换算法包括：最不经常使用 （LFU）算法、近期最少使用（LRU）算法、随机替换。什么是指令周期、CPU周期、时钟周期？它们之间有什么关系？【解】指令周期是取出并执行一条指令的时间。 CPU周期是内存读取一条指令字的最短时间。时钟周期是处理操作的最基本单位。指令周期常常用若干个CPU周期数来表示。一个CPU周期时间包含有若干个时钟周期。请简述运算器的单总线、双总线和三总线结构形式彼此之间有什么不同？【解】单总线结构：所有部件都接到同一总线上。在同一时间内 ,只能有一个操作数放在单总线上。把两个操作数输入到ALU,需要分两次来做，而且还需要两个缓冲寄存器。双总线结构：两个操作数同时加到ALU进行运算，只需要一次操作控制就可以得到运算结果。 但是因为两条总线都被输入数占据，因而ALU的输出不能直接加到总线上去，而必须在 ALU输出端设置缓冲寄存器。三总线结构：ALU的两个输入端分别由两条总线供给，而ALU的输出则与第三条总线相连。这样 ，算术逻辑操作就可以在一步的控制之内完成。什么是EDRA麻片？它有何好处？【解】EDRA曲片又称增强型DRA惦片，它是在DRAM芯片上集成了一个SRA唯现的小容量高速缓冲存储器（cache）,从而使DRAMK片的性能得到显著改进。在主存与 cache间为什么要建立地址映射？请简述 3种不同的地址映射方式。【解】与主存容量相比， cache的容量很小，它保存的内容只是主存内容的一个子集。为了把主存块放到cache中，必须应用某种方法把主存地址定位到 cache中，称作地址映射。地址映射方式有全相联方式、直接方式和组相联方式三种：全相联映射方式：将主存的一个块直接拷贝到 cache中的任意一行上。直接映射方式：一个主存块只能拷贝到 cache的一个特定行位置上去。组相联映射方式：将 cache分成u组，每组 v行，主存块存放到哪个组是固定的，至于存到该组哪一行则是灵活的。请比较虚拟存储器和Cache这两种存储系统的相似之处和主要区别。【解】相似之处：①把程序中最近常用的部分驻留在高速的存储器中；②一旦这部分变得不常用了，把它们送回到低速的存储器中；③这种换人换出是由硬件或操作系统完成的，对用户是透明的；④力图使存储系统的性能接近高速存储器，价格接近低速存储器。主要区别：在虚拟存储器中未命中的性能损失要远大于 Cache系统中未命中的损失。请简述单机系统中单总线、双总线和三总线结构彼此之间有什么不同？【解】单总线结构：使用一条单一的系统总线来连接 CPU主存和I/O设备。总线只能分时工作，使信息传送的吞吐量受到限制。双总线结构：在CPU和主存之间专门设置了一组高速的存储总线，使 CPU可通过专用总线与存储器交换信息，并减轻了系统总线的负担。主存仍可通过系统总线与外设之间实现 DM照作，而不必经过CPU三总线结构：在双总线系统的基础上增加 I/O总线，其中，系统总线是CPU主存和通道（IOP）之间进行数据传送的公共通路，而 I/O总线是多个外部设备与通道之间进行数据传送的公共通路。通道实际上是一台具有特殊功能的处理器，它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。虚拟存储器中的页面替换策略和 Cache中的行替换策略有什么显著不同？【解】①缺页至少要涉及一次磁盘存取，以读取所缺的页面，系统损失比 Cache未命中大得多；②页面替换是由操作系统软件实现的；③页面替换的选择余地很大，属于一个进程的页面都可替换。请简述Cache的基本工作过程。【解】当CPU读取主存中一个字时，便发出此字的内存地址到 Cache和主存。此时Cache控制逻辑依据地址判断此字当前是否在Cache中：若是，此字立即传送给 CPU若非，则用主存读周期把此字从主存读出送到CPU与此同时，把含有这个字的整个数据块从主存读出送到 Cache中。什么是页式虚拟存储器中的快表？【解】为了避免页表已保存或已调入主存储器时对主存访问次数的增多，把页表的最活跃部分存放在高速存储器中组成快表，以减少时间开销。快表由硬件组成，它比页表小得多。请简述计算机并行处理技术中的时间并行和空间并行。【解】时间并行：让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。时间并行性概念的实现方式就是采用流水处理部件，是一种非常经济而实用的并行技术，能保证计算机系统具有较高的性能价格比。空间并行：以“数量取胜”为原则来大幅度提高计算机的处理速度。空间并行技术主要体现在多处理器系统和多计算机系统。26.请简述现代计算机系统中的多级存储器体系结构。【解】为了解决对存储器要求容量大、速度快、成本低三者之间的矛盾，目前在计算机系统中，通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。一.已知x=2010X0.11011011,y=2100X(-0.10101100),请按浮点运算方法完成X+y运算，要求给出具体过程。假设阶码 3位，尾数8位，阶码采用双符号位补码表示 ，尾数采用单符号位补码表示，舍入处理采用0舍1入法。【解】：［x］浮=00010,0.11011011［y］浮=00100,1.01010100△£=2,使M、右移2位，Ex加2,.•.［x］浮=00100,0.00110110(11)0.00110110(11)+1.01010100 10001010(11)：x+y=00100,1.10001010(11)左规x+y=00011,1.00010101(10)舍入采用0舍1入法处理，则有1.00010101十 11.00010110：x+y=00011,1.00010110(6) 阶码符号位为00,不溢出:x+y=(00011,1.00010110)价=(00011,1.11101010)原=2011X(-0.11101010)二.将十进制数-0.421875转换成IEEE-754标准的32位浮点规格化数，要求给出具体过程。【解】：首先分别将十进制数转换成二进制数： (-0.421875)10=-0.011011然后移动小数点，使其在第 1,2位之间-0.011011=-1.1011X2-2 e=-2于是得到：S=1, E=-2+127=125, M=1011最后得到32位浮点数的二进制存储格式为：0111110110110000000000000000000=(BED80000)伯三.假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是 0,2,5,4,5,,5,2,3,5,2,4号。用列表法求采用FIFO+LRU替换策略时的命中率。【解】求解表格如下所示页面访问序列0254⑤②⑤②3⑤②4命中率a0254⑤②⑤②3⑤②46/12=50%b02⑤4⑤②52352c02②444⑤②35命中命中命中命中命中命中.(1)某总线在一个总线周期中并行传送 32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为50MHz总线带宽是多少？(2)如果一个总线周期中并行传送 64位数据，总线时钟频率升为100MHz总线带宽是多少？【解】：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用 D表示，根据定义可得：(1)32位=4Byte,总线带宽Dr=D/T=DX1/T=DXf=4BX50X106/s=200MB/S(2)64位=8Byte,总线带宽Dr=DXf=8BX100X106/s=800MB/S.设有一个具有20位地址和64位字长的存储器，问：(1)该存储器能存储多少个字节的信息？(2)如果存储器由256Kx8位SRAM5片组成，需要多少片？(3)需要多少位地址作芯片选择？为什么？( 7分)【解】(1)220*64/8B=1M*8B=8MB(2)8MB/(256K*8/8B)=8MB/256KB=32 片(3);,每8片芯片组成一组256K*64位的存储器，每片芯片有18位地址(对应于256K个存储单元)

:低18位地址直接接芯片的18位地址端，高2位地址通过2:4译码器作芯片选择六.利用串行方式传送字符，每秒钟传送的比特（bit）位数常称为波特率。假设数据传送速率是是 180个字符/秒，每一个字符格式规定包含11个数据位（1个起始位、1个停止位、1个校验位、8个数据位），问传送的波特率是多少？每个比特位占用的时间是多少？（ 7分）【解】：波特率为：11位X180/秒=1980波特每个比特位占用的时间Td是波特率的倒数：Td=1/1980=0.505 X10-3s=0.505ms七.已知下表中左面一栏有5个字节的数据。请分别用奇校验和偶校验进行编码 ，填在中间一栏和右面一栏。假定校验编码的最低1位为校验位，其余高8位为数据位。数据奇校验编码C偶校验编码C0000000001010100011111111010101011111111m数据1的个数奇校验编码C偶校验编码C00000000000000000 100000000 001010100301010100 001010100 J01111111701111111 001111111 110101010410101010 110101010 011111111811111111 111111111 0八.CPia行一段程序时，cache完成存取的次数为2000次，主存完成存取的次数为 180次，已知cache存储周期为40ns,主存存储周期为250ns,求cache的命中率、cache/主存系统的效率和平均访问时间。【解】Nc=2000,Nm=180tc=40ns,tm