混合ic测试技术-第三章dac与

混合集成电路测试技术第三章DAC与ADC测试ADC和DAC术语混叠根据采样定理，超过奈奎斯特频率的输入信号频率为“混叠”频率。也就是说，这些频率被“折叠”或复制到奈奎斯特频率附近的其它频谱位置。为防止混叠，必须对所有有害信号进行足够的衰减，使得ADC不对其进行数字化。欠采样时，混叠可作为一种有利条件。欠采样欠采样技术中，ADC采样率低于模拟输入频率，该条件下将引起混叠。根据奈奎斯特定理，自然知道欠采样将丢失信号信息。然而，如果对输入信号进行正确滤波，以及正确选择模拟输入和采样频率，则可将包含信号信息的混叠成分从较高频率搬移至较低频率，然后进行转换。该方法有效地将ADC用作下变频器，将较高带宽信号搬移到ADC的有效带宽。要想该技术取得成功，ADC跟踪-保持电路的带宽必须能够处理预期的最高频率信号。ADC和DAC术语孔径延迟ADC中的孔径延迟(tAD)是从时钟信号的采样沿(下图中为时钟信号的上升沿)到发生采样时之间的时间间隔。当ADC的跟踪-保持切换到保持状态时，进行采样。孔径抖动孔径抖动(tAJ)是指采样与采样之间孔径延迟的变化，如图所示。典型的ADC孔径抖动值远远小于孔径延迟值。共模抑制(CMRR)共模抑制是指器件抑制两路输入的共模信号的能力。共模信号可以是交流或直流信号，或者两者的组合。共模抑制比(CMRR)是指差分信号增益与共模信号增益之比。CMRR通常以分贝(dB)为单位表示。串扰（Crosstalk）串扰表示每路模拟输入与其它模拟输入的隔离程度。对于具有多路输入通道的ADC，串扰指从一路模拟输入信号耦合到另一路模拟输入的信号总量，该值通常以分贝(dB)为单位表示；对于具有多路输出通道的DAC，串扰是指一路DAC输出更新时在另一路DAC输出端产生的噪声总量。微分非线性(DNL)误差对于ADC，触发任意两个连续输出编码的模拟输入电平之差应为1LSB(DNL=0)，实际电平差相对于1LSB的偏差被定义为DNL。对于DAC，DNL误差为连续DAC编码的理想与实测输出响应之差。理想DAC响应的模拟输出值应严格相差一个编码(LSB)(DNL=0)。(DNL指标大于或等于1LSB保证单调性。)积分非线性(INL)误差对于数据转换器，积分非线性(INL)是实际传递函数与传递函数直线的偏差。消除失调误差和增益误差后，该直线为最佳拟合直线或传递函数端点之间的直线。INL往往被称为“相对精度”。数字馈通数字馈通是指DAC数字控制信号变化时，在DAC输出端产生的噪声。在下图中，DAC输出端的馈通是串行时钟信号噪声的结果。动态范围动态范围定义为器件本底噪声至其规定最大输出电平之间的范围，通常以dB表示。ADC的动态范围为ADC能够分辨的信号幅值范围；如果ADC的动态范围为60dB，则其可分辨的信号幅值为x至1000x。对于通信应用，信号强度变化范围非常大，动态范围非常重要。如果信号太大，则会造成ADC输入过量程；如果信号太小，则会被淹没在转换器的量化噪声中。全功率带宽(FPBW)ADC工作时施加的模拟输入信号等于或接近转换器的规定满幅电压。然后将输入频率提高到某个频率，使数字转换结果的幅值降低3dB。该输入频率即为全功率带宽。有效位数(ENOB)ENOB表示一个ADC在特定输入频率和采样率下的动态性能。理想ADC的误差仅包含量化噪声。当输入频率升高时，总体噪声(尤其是失真分量)也增大，因此降低ENOB和SINAD。满幅、正弦输入波形的ENOB由下式计算：满幅(FS)误差满幅误差为触发跳变至满幅编码的实际值与理想模拟满幅跳变值之差。满幅误差等于“失调误差+增益误差”，如下图所示。FS增益误差(DAC)数/模转换器(DAC)的满幅增益误差为实际与理想输出跨距之差。实际跨距为输入设置为全1时与输入设置为全0时的输出之差。所有数据转换器的满幅增益误差都与选择用于测量增益误差的基准有关。增益误差ADC或DAC的增益误差表示实际传递函数的斜率与理想传递函数的斜率的匹配程度。增益误差通常表示为LSB或满幅范围的百分比(%FSR)，可通过硬件或软件校准进行消除。增益误差等于满幅误差减去失调误差。增益误差漂移增益误差漂移指环境温度引起的增益误差变化，通常表示为ppm/°C。增益一致性增益一致性表示多通道ADC中所有通道增益的匹配程度。为计算增益的一致性，向所有通道施加相同的输入信号，然后记录最大的增益偏差，通常用dB表示。失调误差失调误差常称为“零幅”误差，指在某个工作点，实际传递函数与理想传递函数的差异。对于理想数据转换器，第一次跳变发生在零点以上0.5LSB处。对于ADC，向模拟输入端施加零幅电压并增加，直到发生第一次跳变；对于DAC，失调误差为输入编码为全0时的模拟输出。尖峰脉冲尖峰脉冲指MSB跳变时在DAC输出端产生的电压瞬态振荡，通常表示为nV•s，等于电压-时间曲线下方的面积。最高有效位(MSB)在二进制数中，MSB为最高加权位。通常，MSB为最左侧的位。MSB跳变MSB跳变(中间刻度点)时，MSB由低电平变为高电平，其它所有数据位则由高电平变为低电平；或者MSB由高电平变为低电平，而其它数据位由低电平变为高电平。例如，01111111变为10000000即为MSB跳变。MSB跳变往往产生最严重的开关噪声单调对于DAC，如果模拟输出总是随DAC编码输入的增大而增大，则说该DAC是单调的；对于ADC，如果数字输出编码总是随模拟输入的增大而增大，则说该ADC是单调的。如果转换器的DNL误差不大于±1LSB，则能够保证单调。谐波周期信号的谐波为信号基频整数倍的正弦分量。量化误差对于ADC，量化误差定义为实际模拟输入与表示该值的数字编码之间的差异。分辨率ADC分辨率为用于表示模拟输入信号的位数。为了更准确地复现模拟信号，就必须提高分辨率。使用较高分辨率的ADC也降低量化误差。对于DAC，分辨率与此类似：DAC的分辨率越高，增大编码时在模拟输出端产生的步进越小。有效值(RMS)交流波形的RMS值为有效直流值或该信号的等效直流信号。计算交流波形的RMS值时，先对交流波形进行平方以及时间平均，然后取其平方根。对于正弦波，RMS值为峰值的0.707倍，也就是峰-峰值的0.354倍。信噪比(SNR)信噪比(SNR)是给定时间点有用信号幅度与噪声幅度之比，该值越大越好。对于由数字采样完美重构的波形，理论上的最大SNR为满幅模拟输入(RMS值)与RMS量化误差(剩余误差)之比。理想情况下，理论上的最小ADC噪声仅包含量化误差，并直接由ADC的分辨率(N位)确定：除量化噪声外，实际ADC也产生热噪声、基准噪声、时钟抖动等比例测量施加至ADC电压基准输入的电压不是恒定电压，而是与施加至变送器(即负载单元或电桥)的信号成比例。这种类型的测量称为比例测量，它消除了基准电压变化引起的所有误差。下图中使用电阻桥的方法就是比例测量的一个例子。无杂散动态范围(SFDR)无杂散动态范围(SFDR)是基波(信号成分最大值)RMS幅值与第二大杂散成份(不包含直流失调)的RMS值之比。SFDR以相对于载波的分贝(dBc)表示。总谐波失真(THD)THD测量信号的失真成分，用相对于基波的分贝(dB)表示。对于ADC，总谐波失真(THD)是所选输入信号谐波的RMS之和与基波之比。测量时，只有在奈奎斯特限值之内的谐波被包含在内。二进制补码编码二进制补码编码方法用于正数和负数编码，简化加法和减法计算。该编码方法中，-2的8位表示法为11111110，+2的表示法为00000010。带符号二进制编码带符号二进制编码方法中，MSB表示二进制数的符号(正或负)。所以，-2的8位表示法为10000010，+2的表示法为00000010。偏移二进制编码偏移二进制是一种常用于双极性信号的编码方法。在偏移二进制编码中，负向最大值(负向满幅值)用全0(00...000)表示，正向最大值(正向满幅值)用全1(11...111)表示。零幅由一个1(MSB)后边跟全0(10...000)表示。该方法与标准二进制类似，后者常用于单极性信号(参见二进制编码，单极性)。3.1转换器测试基础3.2DAC结构3.3DAC的DC与转换特性测试3.4DAC动态特性测试3.5ADC结构3.6ADC代码边沿测试3.7ADC的DC与转换特性测试3.8ADC的动态特性测试2022/12/153.1.1DACandADC原理3.1转换器测试基础

解码

3.1.1DACandADC原理3.1转换器测试基础

编码

3.1.2DAC和ADC的比较3.1转换器测试基础DAC仅产生单一输出电压ADC每一个输出码可以对应一段线，即多个不同的电压DAC结构:二进制加权结构、电阻分压结构、脉冲宽度调制结构、脉冲密度调制结构（Σ-ΔDAC）等。此外，还有混合结构DAC，如多位Σ-ΔDAC和分段电阻分压DAC。每种结构的DAC都有各自独特的优缺点，同时DAC在系统中的用途也影响它的测试策略。3.2DAC结构电阻分压DAC：最简单的DAC结构3.2DAC结构

虽然电阻分压DAC结构简单明了，但是在高分辨率的DAC中，并没什么吸引力，因为DAC的分辨率增加一位，需要增加一倍的电阻和模拟开关。例如12位电阻分压DAC需要4095个电阻和4096个开关。电阻分压DAC：3.2DAC结构高分辨率电阻分压DAC需要硅面积太大电阻分压DAC固有的单调性及良好的线性，便于设计低分辨率转换器在合理的误差容限内，驱动链中的电阻可以被精确制造，因此DNL性能很好优点获得传统DAC转换曲线所花费的测试时间长缺点二进制加权DAC：如果分辨率超过6位或者7位，相对于电阻分压DAC，二进制加权DAC对硅面积的利用率更高。3.2DAC结构3.2DAC结构上图所示的电压模式二进制加权电阻DAC是最简单的DAC示例。然而，该DAC本身不具单调性，而且实际上难以成功制造并实现高分辨率。此外，电压模式二进制DAC的输出阻抗会随着输入代码的不同而改变。

电流模式二进制DAC如下图A(基于电阻)和下图B(基于电流源)所示。这种N位DAC由比例为

1:2:4:8:....:2N–1的N个加权电流源组成，电流源则可以仅由电阻和基准电压源构成。LSB开关

1/2N–1电流，MSB开关1电流，如此等等。原理很简单，但要想制造一个尺寸合理的IC，实际困难很大。

3.2DAC结构3.2DAC结构3.2DAC结构4-bitR/2R电阻阶梯DAC二进制加权DAC：二进制加权DAC是基于二进制加权的电流或电压的和3.2DAC结构例如，电流开关DAC中的电流值被设为二进制加权值，I、2*I、4*I、8*I等，最小的电流等于0，而最大电流等于（2N-1)*I，其中N为DAC输入编码位数。二进制加权DAC优点：3.2DAC结构第一，能够有效利用硅的面积，如对于9位电流驱动DAC仅仅比8位电流驱动DAC多一个电流源和开关。第二，二进制加权结构可以采用主载波测试方法，与采用全码测试相比可以减少DNL和INL的测试时间。脉宽调节（PWM）DAC：采用可以调节占空比的高频脉冲调节输出电压，占空比控制1位DAC在VFS+、VFS-电压值上占用的时间。3.2DAC结构如果占空比为50%，那么1位DAC滤波输出结果将稳定在VFS+、VFS-的中点值上。如果占空比位100%，输出电压降等于VFS+，而当占空比为0%时输出电压将等于VFS-。脉宽调节（PWM）DAC3.2DAC结构PWM结构是通过模拟电路生成变化的占空比，因此并不能保证此类电路的单调性，有赖于模拟电路的运行，INL是所有的PWMDAC潜在弱点。本质上，PWMDAC与电阻分压DAC是相似的PWMDAC一般用于低成本低分辨率，并不过分强调质量的地方。Σ–Δ

DAC:采用噪声整形算法，即将1位DAC的量化噪声移到高频部分，实现主时钟频率的降低。噪声整形算法减少了重构信号低频频谱中的噪声成分。3.2DAC结构Σ–Δ

DAC:采用纯数字电路控制脉冲宽度的PWMDAC，高分辨率的DAC要求高频时钟驱动计数器来控制数字脉冲（如占空比）。

Σ–Δ结构解决了调制率问题3.2DAC结构混合DAC:许多DAC并不能归入以上讨论的DAC结构中，相反它们的结构是两种甚至更多以上基本结构的混合。3.2DAC结构Σ–Δ

DAC就可以采用电阻分压多位DAC代替一位DAC，这样可以降低量化噪声进而得到更好性能，当然这个多位DAC还可以采用PWMDAC代替电阻分压DAC形成另一种混合设计。另一类混合DAC就是分段DAC，它将两个电阻分压DAC组合到一个DAC中。3.3DAC的DC与转换特性测试3.3.1编码相关参数DAC规格有时表现为对于具体数字码的具体电压。如8位补码DAC也许要求当数字码为-128时电压值为1.37V±10mV，而当数字码为+127时电压值为2.635V±10mV一般地，编码相关参数包括最大量程（VFS+）电压、最小量程（VFS-）电压和中间电压（VMS）。在双端DAC中，中间电压一般为0V；在单端DAC中，中间电压一般为VDD/2（单一电源时）。最小量程电压一般用VFS-来表示，但必须注意，这个电压不一定为负值。3.3DAC的DC与转换特性测试3.3.2满量程

指DAC可以测量的最大量程VFS+与最小量程VFS-之差。测出最大量程和最小量程，二者相减即可获得满量程值：3.3DAC的DC与转换特性测试3.3.3DC增益、增益误差、偏移和偏移误差DAC增益和偏移更准确的定义方法是：首先计算所有输出点的最佳拟合直线，然后计算最佳拟合直线的增益和偏移。3.3DAC的DC与转换特性测试DC增益最佳拟合直线是指理想输出采样电压与实际输出采样电压间的方差最小的直线。对一个采样集s(i)

,i={0,1,…N-1}，N为采样数目，利用斜率（DAC增益）和零点偏移（offset）我们可以得到最佳拟合直线，它是一标准的线性方程：3.3DAC的DC与转换特性测试DC增益可采用MATLAB程序来计算：%向量S记录DAC输出电压%%初始化k1=0;k2=0;k3=0;k4=0;N=length(S);%进行最适应分析fori=O:N-1, k1=k1+i; k2=k2+S(i+1); k3=k3+i*i; k4=k4+i*S(i+1);endGain=(N*k4-k1*k2)/(N*k3-k1*k1);Offset=k2/N-Gain*(k1/N);fori=O:N-1, Best_fit_line(i+1)=Gain*i+Offset;end3.3DAC的DC与转换特性测试增益误差最佳拟合直线计算出来的零点偏移并不依赖于单一码值，不像中间电压法，最佳拟合直线法零点偏移代表着全部采样点的偏移。零点偏移:为最佳拟合直线在y轴上截距对应的电压值对于无符号二进制DAC，零点偏移对应着MATLAB程序中的Best_fit_line(1)。但对于补码DAC，Best_fit_line(1)对应着DAC的VFS-，并不是对应于DAC编码0。3.3DAC的DC与转换特性测试例1：4位补码DAC编码-8到+7,对应电压如下：转换曲线如图所示，理想DAC编码0对应的输出为0V，理想增益为100mV/bit，计算DAC增益、增益误差、零点偏移、零点偏移误差。3.3DAC的DC与转换特性测试解：采用MATLAB程序计算增益和零点偏移，得到直线增益为109.34mV/bit，零点偏移为-797.64mV。4位补码DAC，零点偏移等于直线的偏移，并不等于编码-8对应的输出值。DAC的零点偏移可以通过最佳拟合直线在编码0时对应的输出得到，此时，MATLAB程序中i=83.3DAC的DC与转换特性测试最低有效位（LSB）定义为DAC转换曲线的平均步长，等于DAC的增益，单位为V/bit。可以通过将满量程除以转换编码间隔数得到LSB的近似值，更为精确的方法是测量最佳拟合直线的增益。DCPSS:DAC直流电压源灵敏度（PSS）通过将一个输入码固定，测量电源电压输入到输出的增益得到DAC正满量程和负满量程处有最坏的PSS，因为这时DAC的输出直接依赖于电源电压。当定义DAC的特征参数时，应当采用最坏情况下的PSS。3.3DAC的DC与转换特性测试绝对误差:理想的DAC的转换特性曲线应该是相邻输出电压之间的间隔等于最低有效位的大小绝对LSB:DAC实际输出曲线减去DAC理想的输出曲线就得到绝对误差，将绝对误差除以理想的LSB电压值（VLSB）第i个输入码对应的理想和实际输出电压分别为SIDEAL(i)和S(i)，这时得到转换曲线的规格化绝对误差ΔS(i):3.3DAC的DC与转换特性测试例2：假设理想的增益为100mV/LSB，理想的编码0对应的偏移为0V，计算例1中4位DAC的绝对增益误差曲线，用LSB表示。解：理想DAC的值依次为。用实际值减去理想值，可以得到以下绝对电压误差：3.3DAC的DC与转换特性测试最大绝对误差电压为+170mV，最小绝对误差电压为-25mV。将每个值除以理想的LSB（100mV），得到规格化曲线。图中最大和最小的绝对误差分别为+1.7LSB和-0.25LSB。对于高精度DAC绝对误差电压测试经常被增益、零点偏移、线性测试代替。3.3DAC的DC与转换特性测试单调性:一个单调DAC，其每个输入编码对应的输出电压比前一个编码对应的输出电压大。单调性测试要求我们求离散转换曲线的导数对于一个随着编码上升输出增大的DAC导数均是正数，或对于一个随着编码上升输出减小的DAC导数均是负数，那么这个DAC就是单调的。例3检验前面例2的单调性。DAC一阶导数计算结果如下：3.3DAC的DC与转换特性测试微分非线性（DNL）:在理想的DAC中，每个步幅应该精确地等于理想的LSB的值。微分非线性（DNL）描述的就是DAC编码间间隔大小一致性的参数。DNL曲线代表了编码间步幅的误差，用误差与LSB的比值表示。将DAC转换曲线的离散一阶导数减去LSB的值，再除以LSB值就得到规格化结果：3种方法定义LSB：其一，LSB等于满量程除以编码转换数（即编码数减一）；其二，LSB等于最佳拟合直线的斜率；其三，LSB等于理想DAC的步幅大小。3.3DAC的DC与转换特性测试微分非线性（DNL）:DNL共有4种基本的计算类型：最佳拟合法、终端法（endpoint）、绝对值法（absolute）和最佳直线法（best-straight-line）终端DNL中LSB是通过将满量程除以转换编码数，这种方法依赖于实际满量程VFS+和VFS-，并且依赖于这两个值的误差，不如最佳拟合法理想。绝对DNL计算来自理想的满量程计算的LSB，这种方法很少使用，假设DAC的增益是理想的。最佳直线法和最佳拟合法相似，区别在于最佳直线法基于能够得到最佳积分非线性的直线，而不是最小方差直线。4中计算方法优劣：最佳直线法>最佳拟合法>终端法>绝对值法。3.3DAC的DC与转换特性测试例4：计算前面例子中DAC的各个DNL值，采用最佳拟合方法计算LSB值，DAC的DNL满足±1/2LSB的要求吗？采用终端法计算LSB的值，两种方法计算结果是否接近。解：一阶导数为：在例1中采用最佳拟合直线计算方法得到平均LSB的值为109.35mV，将一阶导数的值除以LSB值就得到导数规格化结果，用LSB表示：3.3DAC的DC与转换特性测试减去1LSB就得到DNL值最大DNL为+0.783LSB，最小DNL值为-0.497LSB，这个DAC没有通过DNL在±1/2LSB的要求。3.3DAC的DC与转换特性测试利用终端法计算LSB如下利用终端法计算DNL，通过除以LSB值得到如下值3.3DAC的DC与转换特性测试采用终端法我们得到的结果稍有不同。利用最佳拟合法得到最大和最小DNL依次为+0.783LSB和-0.497LSB，而利用终端法得到的分别为+0.822LSB和-0.486。这与标准参照的最佳拟合法有很大不同。因此除非测试数据单表明确要求采用终端法，否则一般应该采用最佳拟合法，因为这种方法对输出电压的个别差异异常依赖性很小。3.3DAC的DC与转换特性测试积分非线性（INL）:积分非线性（INL）曲线反映了实际DAC曲线与以下3种曲线之一的对比：最佳拟合直线、终端直线和理想DAC直线。实际的DAC转换曲线减去参照的DAC转换曲线再除以平均LSB值就得到INL值：如果参考直线采用理想DAC直线，INL计算实际上等价于求绝对误差。3.3DAC的DC与转换特性测试例5：计算前面例子中的INL。（1）采用终端法计算；（2）采用最佳拟合法计算，并判断这两种方法计算结果是否满足±1/2LSB的要求，两种方法计算结果差别是否很大？解：（1）采用终端法：利用终端法计算，从DAC输出曲线上减去VFS+和VFS-电压之间的直线，可计算前面例子中的INL曲线。DAC曲线上每个点之间的差值除以LSB，如终端DNL例子一样，平均LSB为107mV，计算INL值如下：3.3DAC的DC与转换特性测试采用终端法计算INL曲线终端INL曲线，最大INL值是+0.748LSB,最小值是-0.748LSB，不满足±1/2LSB的要求。（2）采样最佳拟合法：实际的DAC输出曲线减去最佳拟合直线得到DAC的INL，将这个差值除以利用最佳拟合法求出的平均LSB，得到用LSB表示的INL。采用最佳拟合直线法得到的平均LSB为109.35mV，计算INL值如下：3.3DAC的DC与转换特性测试最大和最小值分别为+0.678LSB和-0.678LSB.3.3DAC的DC与转换特性测试

当i=0时，INL代表着VFS-相应的，DNL也可以通过INL的一阶导数求得：在DAC测量中，利用一阶导数求DNL是非常有效的，但是对于ADC而言，DNL比INL更容易求出，因此对于ADC一般先求出DNL，再对DNL积分计算INL。3.3DAC的DC与转换特性测试部分转换曲线:消费者或者系统工程师只要求部分DAC和ADC转换曲线满足特定要求例如：某个DAC也许要求将VFS-设计为0，然而模拟电路的限幅作用，当DAC输出信号接近地时，DAC输出电压也许会限制到100mV。如果DAC设计的是用来执行从不需要电压低于100mV的功能时，消费者也许不会关注电压限制。此时，低于100mV的编码将被排除零点偏移、增益、INL和DNL的要求之外，测试工程师必将不会考虑这些点。3.4DAC动态特性测试转换时间（建立时间）:在施加DAC输入代码时候，在允许误差范围内，DAC输出稳定到它的最终静态电平时所需的时间。建立时间=1us误差容限：满量程的±1%建立时间=1us误差容限：最终值的±1%建立时间=1us误差容限：±1mV3.4DAC动态特性测试过冲和欠冲:过冲和欠冲定义为电压变化的百分比或一个绝对电压可以通过对建立时间测试时收集到的采样计算得到3.4DAC动态特性测试上升时间和下降时间:上升下降时间典型地定义两个标志点间的时间，即起始值与最终值10%和90%点3.4DAC动态特性测试DAC—DAC斜率:如在调色板RAM中，DAC是用来在显示器上显示色彩的。RAMDAC采用随机访问存储器查找表来将某个单一的色彩转换为3个DAC的一组输出，相应于每个像素的红绿蓝亮度。这些DAC必须同步变换以保证像素色彩转换的整齐性。这三个DAC输出时间的不匹配度就叫做DAC-DAC斜率。3.4DAC动态特性测试毛刺能量:是高频DAC的又一个参数，定义为当DAC最大载体（如8位DAC中从01111111到10000000转换）并且返回的电压-时间输出曲线中毛刺下面积的和3.4DAC动态特性测试时钟和数据馈通:是另一个需要测量的动态参数，混合电路中各种不同的时钟和数据线也许会和DAC输出结合在一起，时钟和数据馈通测量的就是时钟和数据线对DAC输出的影响。因为有很多方法定义这些参数，所以列出具体的测试方法很难。时钟和数据馈通能够采用本节其他测试相似的方法测量，首先采用高带宽的量化器量化DAC输出，接着分析各种不同类型的数字信号的影响并判断是否满足定义的测试限制。在产品说明中提供了确切的测试环境和时钟数据馈通的精度。时钟数据测试要求时域测试或频域测试，或者两者皆需。3.4DAC动态特性测试时钟和数据馈通时钟对输出的影响3.5ADC结构逐次逼近结构ADC：DAC的输出用一个二进制算法进行调整，直到其充分等于ADC的输入电压采用一个模拟比较器比较输入电压和DAC电压，逐次逼近寄存器（SAR）逻辑控制二元搜索处理，根据比较结果上下移动DAC的值，一旦搜索处理完成，SAR寄存器的值（DAC输入代码）就是ADC的输出结果。3.5ADC结构逐次逼近结构ADC：可以采用任何类型的DAC设计，包括二进制加权、电阻分压、脉宽调制和混合结构等具有所有DAC的非理想的性能问题，如搜索DAC的INL和DNL不理想采样/保持放大器和模拟比较器可能有较差的线性、滞后误差、差的电源抑制比等采样/保持放大器从一个电平到下一个电平斜率不能足够快逐次逼近处理过程中可能存在压降等3.5ADC结构积分ADC（双斜坡和单斜坡）：双斜坡ADC非常简单，但是比逐次逼近ADC慢积分的斜坡与模拟输入电压成正比。输入电压越大，在固定时间周期内积分电压越高，然后积分器再按固定的斜率下降，直到再次达到阈值电压为止。放电所需时间与积分器的峰值电压成正比，依次也与ADC的输入电压成正比，利用数字计数器测量时间周期Tcount，其输出表示ADC的转换结果。N位双斜坡ADC3.5ADC结构积分ADC（双斜坡和单斜坡）：单斜坡ADC工作模式类似，但是它仅计算积分器输出从一个初始值开始斜坡上升到阈值电压所花费的时间，积分器的斜坡仅按照一个方向。单斜坡ADC自然比双斜坡ADC简单，但典型地受到差的偏移误差的影响.双斜坡ADC的积分器也具有较强的线性误差免疫能力，因为上升斜坡的线性误差可以消除下降斜坡的线性误差。ADC的5点INL测试3.5ADC结构flashADC：有些类似电阻分压DAC,flash

ADC是让输入信号同时和所有转换级电压比较，这样N位ADC就需要(2N-1)个比较器flashADC的速度快于逐次逼近ADC每级转化都需要一个比较器，从而增加硅片的面积，flashADC成本大flashADC常用在非常高速的应用中3.5ADC结构semiflashADC：类似分段DAC。semiflashADC是由两个或更多flashADC构成，组成一个更高分辨率的ADC。semiflashADC提供一个介于高速转化率低硅片面积的逐次逼近ADC3.5ADC结构Σ–ΔADC：用一个ADC（典型的模拟比较器）与一个噪声整形电路相结合产生一个过采样脉冲密度调制数据流，然后将这个数据流通过数字化过滤和抽样产生一个高分辨率的ADC采样3.5ADC结构

3.5ADC结构噪声整形其中包括差分放大器、积分器和比较器，以及包含1位DAC的反馈环路。(该DAC为简单开关，将差分放大器的负输入连接至正或负基准电压)。反馈DAC的目的是将积分器的平均输出维持在接近比较器的基准电平。调制器输出端“1”的密度与输入信号成比例。输入增大时，比较器产生大量“1”；输入减小时则相反。通过对误差电压求和，积分器对于输入信号为低通滤波器，对于量化噪声为高通滤波器。所以，大多数量化噪声被搬移至较高频率3.5ADC结构噪声整形我们在噪声整形Σ-Δ调制器上增加一个数字滤波器，则能够滤除比简单过采样更多的噪声。采样率每增加一倍，这种调制器(1阶)提供9dB的SNR改善。对于更高阶的量化，我们可在Σ-Δ调制器中包含多级积分和求和。例如，图所示的2阶Σ-Δ调制器，采样率每增加一倍，提供15dB的SNR改善。3.5ADC结构噪声整形所示为Σ-Δ调制器阶数与达到特定SNR所需的过采样之间的关系。3.5ADC结构数字和抽样滤波器Σ-Δ调制器的输出为1位数据流，采样率可达到兆赫兹范围。数字和抽样滤波器(图9)的目的是从该数据流中析取信息，将数据率降低为更有用的值。在Σ-ΔADC中，数字滤波器对1位数据流进行平均，提高ADC分辨率，并滤除带外量化噪声。它决定了信号带宽、建立时间和阻带抑制。3.5ADC结构数字和抽样滤波器由于数字输出滤波器降低了带宽，即使输出数据率低于原始采样率，也满足奈奎斯特准则。为实现这一目的，可保留特定的输入采样，而丢弃其余采样。该过程被称为以因子M(抽样比)进行抽样。如果输出数据率高于信号带宽的两倍，M可为任意整数值。如果输入采样频率为fs，则可将滤波器输出数据率降低至fs/M，不会损失信息。ADC的统计行为ADC模型化为一个理想的ADC和一个无DC偏移噪声源的组合。噪声源可以表示为外部输入信号的噪声与ADC电路本身产生的噪声的和。无噪声ADC的输入输出关系有噪声的ADC的输入输出关系outputcode=Quantize(inputvoltage+noisevoltage)3.5ADC结构ADC的统计行为假设噪声部分的概率密度函数具有零均值和标准偏差σ（即RMS噪声电压）满足高斯分布的随机变量当噪声和DC输入结合时，总的信号概率密度如下3.5ADC结构

输入DC电平等于决策电平时概率密度曲线ADC的统计行为输入DC电平小于决策电平时概率密度曲线3.5ADC结构3.5ADC结构

3.5ADC结构Solution:inputnoisewouldhavetoexceed2.461V−2.453V=8mVtocausetheADCtotriptocode135.Thisvalueisequalto+0.8,sinceσ=10mV.FromAppendixA,theGaussiancdfof+0.8isequalto0.7881.thenoisewillnotbesufficienttotriptheADCtocode135：78.81%probability.Thuswecanexpect:78.81%oftheconversionstoproducecode134and21.19%oftheconversionstoproducecode135.200samplesfromtheADC,producecode134:158(78.81%ofthe200)producecode135:42(21.19%ofthe200)Todeterminethetransitionvoltage:adjusttheinputvoltageupordownuntil50%ofthesamplesareequalto134and50%areequalto135.Todeterminethevalueofσ:adjusttheinputvoltageuntilweget84.13%oftheconversionstoproducecode134.Thedifferencebetweenthisvoltageandthetransitionvoltageisequalto1.0,whichisequaltotheeffectiveRMSinputnoiseoftheADC.3.5ADC结构ADC的统计行为ADC可能输出代码转换曲线上例中10mV的噪声电平就使得2.453V直流输入电压只有79%的概率得到码134，而21%的概率得到135。得到平均输出代码：

134*0.79+135*0.21=134.21当然ADC不可能产生码134.21，只是代表了进行多次采样所预测的平均值。画出ADC输入对应的平均输出代码曲线--ADC实际转换曲线3.5ADC结构Thecenterofthetransitionfromonecodetothenext(i.e.,thedecisionlevel)isoftencalledacodeedge3.6ADC代码边沿测试INL、DNL等参数测试要求ADC多对一的转换曲线变成一对一的曲线：边沿代码测试和中心代码测试例如：代码57和代码58决策电平的输入电压是100mV,而代码58和59的输入电压为114mV，则代码58的中心电压为这两个的平均值（114+110）/2mV=107mV.代码中心非常接近一条直线，而代码边沿则表现出很小的线性。3.6ADC代码边沿测试边沿代码测试和中心代码测试:使ADC多对一的转换曲线变成一对一的曲线测量代码边沿方法步长搜索或二元搜索硬件伺服直方图法3.6ADC代码边沿测试步长搜索或二元搜索:找出代码边沿的该方法是调整（增大或减小）ADC的输入电压直到输出电压在代码1和代码2之间均匀分布，为了得到可重复的结果，我们需要对ADC采样多次（50～100）以达到统计效果。输入电压的调整可以采用简单的步长搜索，但是二元搜索的方法可以更快地找到ADC代码边沿。采用二元搜索的方法解决多位ADC的电路时，需要完成5个迭代，每个迭代进行100个采样，因此要进行500次采样完成一个代码边沿。一个N位ADC有(2N-1)个边沿，因此，对于大多数ADC测试时间将太长了。例如，1个10位ADC运行在100kHz的采样频率下，数据收集时间500*1023*10us=5.115s，显然是不能接受的3.6ADC代码边沿测试伺服方法:ADC的输出代码和一个搜索值寄存器的可编程值比较，如果ADC输出大于或等于预期值，积分器就向下调整，如果小于预期值，积分器就向上调整。3.6ADC代码边沿测试线性斜坡直方图方法:实现直方图测试最简单的方法是应用一个上升或下降的线性斜坡电压作为ADC的输入，并且采用固定采样率对ADC进行采样。在输入沿斜坡缓慢地从ADC的转换范围的一端到另一端进行采样，这个斜坡设置得足够缓慢，以至于每个ADC的代码要被采样几次，每个代码采样个数的比例直接决定于这个代码的宽度，即宽的代码采样数目多余窄的代码。3.6ADC代码边沿测试线性斜坡直方图方法:H(i)表示N位ADC在i=1,2,…2N-1的第i次代码发生的数量，接着定义每个代码字的平均数量，排除两端代码发生的数量：H(i)除以Haverage得到LSB的每个代码字宽度：3.6ADC代码边沿测试线性斜坡直方图方法:转换ADC代码直方图,代码宽度的LSB标准化为了转化代码宽度为电压单位，需要测量ADC平均的LSB大小和电压。可以采用二元搜索或伺服方法求出代码边沿电压的上限VUE和下限VLE。代码宽度可以转换为电压，根据代码宽度的电压乘以每个代码宽度，电压为3.6ADC代码边沿测试线性斜坡直方图方法:例：Abinarysearchmethodisusedtofindthetransitionbetweencode0andcode1oftheADCinFigure7.9.Thecodeedgeisfoundtobe53mV.Asecondbinarysearchdeterminesthecodeedgebetweencodes6and7tobe2.77V.WhatistheaverageLSBstepsizeforthis3-bitADC?BasedonthedatacontainedinthehistogramofFigure7.10,whatisthewidthofeachofthe8codes（involts）?3.6ADC代码边沿测试线性斜坡直方图方法:3.6ADC代码边沿测试线性斜坡直方图方法:Solution:TheaverageLSBsizeisequaltoTherefore,thecodewidthforeachcodeis:Code0:Undefined(infinitewidth)Code1:0.706LSBs×452.8mV=319.68mVCode2:1.412LSBs×452.8mV=639.35mVCode3:0.882LSBs×452.8mV=399.37mVCode4:1.412LSBs×452.8mV=639.35mVCode5:0.882LSBs×452.8mV=399.37mVCode6:0.706LSBs×452.8mV=319.68mVCode7:Undefined(infinitewidth)3.6ADC代码边沿测试线性斜坡直方图方法:

随机噪声引起的不确定性为了提高直方图测试的准确性，必须提高每个代码的平均采样数。我们让输入的斜坡相当缓慢，让每个代码采样达到上百万次来代替5~6次，这样的结果将更加稳定可靠，因为输入电压的变化变得很接近，ADC分界电压的随机性被大量的采样所平均。然而在产品测试中，仅可承受从每个代码获得非常小的采样，如16次或32次。否则，测试时间变得很长。3.7ADC的DC与转换特性测试DC增益和偏移:当我们产生一个ADC的代码边沿测试曲线，就可以像DAC一样测试ADC。因为代码边沿转换曲线是一个一对一的映射函数，计算最佳拟合直线的斜率和偏移。VLE电压对应在VFS-向上1/2LSB处，存在1/2LSB偏移的理想曲线3.7ADC的DC与转换特性测试INL和DNL:除了ADC代码边沿转换曲线比等价的DAC曲线少一个值外，我们可以采用计算DAC的INL和DNL相同的方法精确计算ADC的INL和DNL。如果采用直方图方法，可以方便地测量INL和DNL。当知道代码宽度，端点DNL和LSB的关系为每个代码宽度减去一个LSB：DAC的INL和DNL的最佳拟合法，同样是计算ADC的INL和DNL最好的方法。最佳拟合法强于端点测试，因为最佳拟合法不依靠独立的代码边沿位置。3.7ADC的DC与转换特性测试例：Alinearhistogramtestwasperformedonanunsigned4-bitADCresultinginthefollowingdistributionofcodehitsbeginningwithcode0:4,5,5,7,8,4,2,4,4,3,6,3,4,6,5,9Determinethebest-fitDNLandINLcharacteristicsofthisADC.Solution:

theaveragecode：4.714CodeWidths:[0,undefined],[1,1.061],[2,1.061],[3,1.485],[4,1.697],[5,0.8485],[6,0.4243],[7,0.8485],[8,0.8485],[9,0.6364],[10,1.273],[11,0.6364],[12,0.8485],[13,1.273],[14,1.061],[15,undefined]EndpointDNL:[1,0.061],[2,0.061],[3,0.485],[4,0.697],[5,−0.1515],[6,−0.5757],[7,−0.1515],[8,−0.1515],[9,−0.3636],[10,0.273],[11,−0.3636],[12,−0.1515],[13,0.273],[14,0.061]EndpointINL:[1,0],[2,0.061],[3,0.122],[4,0.607],[5,1.304],[6,1.152],[7,0.5763],[8,0.4248],[9,0.2733],[10,−0.0903],[11,0.1827],[12,−0.1809],[13,−0.3324],[14,−0.0594],[15,0]测试静态INL和DNL的一般装置INL和DNL可以利用准直流的斜坡电压或低频正弦波作为输入来进行测量。一个简单的直流(斜坡)测试可能需要一个逻辑分析仪，一个高精度DAC(可选)，一个可以扫描待测器件(DUT)输入范围的高精密直流源，和一个可连接PC或X-Y绘图仪的控制接口。如果设备中包含有高精度DAC(精度比待测器件高得多)，逻辑分析仪能直接处理ADC的输出数据来监测失调和增益误差。精密信号源产生一个测试电压供给待测器件，并使测试电压从零刻度到满刻度缓慢扫过ADC的输入范围。经由DAC重构后，从ADC输入测试电压中减去对应的DAC输出电平，就产生一个小的电压差(VDIFF)，这个电压可以用X-Y绘图仪显示出来，并且和INL、DNL误差联系起来。量化电平的改变反映了微分非线性，而VDIFF与零的偏移代表积分非线性。

如果环路反馈的极性正确的话，数值比较器就会驱使电流源“伺服”模拟输入跟随给定的代码跳变。理想情况下，这将在模拟输入端产生一个小的三角波。数值比较器控制斜坡信号的方向和速度。在跟随一次跳变时积分器的斜率必须快，而在采用精密数字电压表(DVM)进行测量时，为了降低叠加的三角波过冲峰值，又要求积分器足够慢。数值比较器的判决结果解码后通过P>QOUT输出端输出并送往积分器单元。每一次的比较结果都独立地控制开关的逻辑输入，驱动积分电路产生出满足需要的斜坡电压，供给待测器件的两路输入。这种方法具有其优越性，但也有一些不足之处：为了降低噪声，三角斜坡应该具有低的dV/dt。这有利于产生可重复的数码，但要获得精确测量它需要很长的积分时间。正、负斜坡的斜率必须匹配方可达到50%点，并且必须对低电平三角波取平均后才可获得所需要的直流电平。在设计积分器时常常要求仔细选择充电电容。为了尽量减小由于电容的“存储效应”而造成的潜在误差，应选择具有低介质吸收的积分电容。测量精度正比于积分时间而反比于建立时间。为了消除上述方法的缺陷，可以对伺服环中的积分单元加以改进，代之以一个L位的逐次逼近寄存器(SAR)(用于捕获待测器件的输出码)、一个L位DAC、以及一个简单的平均值电路。再结合一个数值比较器，该电路就组成了一个逐次逼近型转换器结构，其中，由数值比较器对DAC进行控制、读取其输出、并完成逐次逼近。同时，DAC提供一个高分辨率的直流电平给被测N位ADC的输入。在这个实例中，采用一个16位DAC将ADC校准至1/8LSB精度，同时获得最可信转移曲线。和前面的方法一样，它也有优点和不足之处：测试装置的输入电压由数字量定义，这样可以简便地修改求取平均值的测式样点。逐次逼近方式提供给待测器件模拟输入的是一个直流电平，而非斜坡电压。不足之处在于，反馈环中的DAC限制了输入电压的分辨率。3.7ADC的DC与转换特性测试单调性:DAC是非单调的，ADC静态测试通常是单调的，快速输入信号下，可能出现非单调性，常用SNR表征。遗漏码:是代码宽度为零的代码，这表示无论DAC输入电压是多少，遗漏码永远得不到。遗漏码出现在ADC转换曲线遗漏台阶处3.8ADC动态特性测试转换时间、恢复时间和采样频率:ADC有下面这些时间参数：最大采样频率、最大转换时间和最小恢复时间ADC采样时序当CONVERT信号为高电平时，ADC开始一个转换周期，在转换周期完成以后，ADC给一个DATA_READY信号确认转换完成。接着采用一个读信号完成数据的读出。3.8ADC动态特性测试最大转换时间:是ADC完成转换产生一个数字输出并且CONVERT信号确认的最大时间最大采样频率:简单的等于最大转换时间的倒数一些ADC需要一个小的恢复时间，这是在下一个CONVERT信号产生之前系统必须等待的最小时间

3.8ADC动态特性测试典型的转换时间是从CONVERT信号上升沿到DATA_READY信号的上升沿的时间具有内部生成CONVERT信号的ADC转换周期3.8ADC动态特性测试3.8ADC动态特性测试孔径抖动:信号质量衰减的另一个原因是采样抖动。抖动是控制每个ADC的采样时序的每个时钟沿位置的误差。3.8ADC动态特性测试闪烁:闪烁这种现象最常发生在高速flash转换器中,主要是ADC偶尔产生一个相对于期望值其偏移量大于预期偏移的结果线性斜坡直方图采样集中的闪烁3.9ADC有效分辨率计算

3.9ADC有效分辨率计算以电压为0至10V、20%裕量的工业控制为例，实际范围为0至12V。如果采用16位DAC，那么0至10V信号的有效分辨率是多少？我们知道，对于R位分辨率的DAC，其阶梯数为2R。所以，定义N为阶梯数：N=2R我们需要求出R，所以需要用到对数计算。在等式两侧取对数：Log(N)=R×Log(2)式子简化为：R=Log(N)/Log(2)3.9ADC有效分辨率计算对于0至10V范围，实际上仅使用了阶梯数的10/12=0.833倍。在16位系统中，码值为54613。将该数字代入公式，即可计算出有效分辨率：R=Log(54613)/Log(2)=15.7所以，如果留出20%裕量，有效分辨率会降低大约0.3位。实际上，就位数而言，减少的位数与原始分辨率无关。我们可以通过所用编码与可用编码之比得出减少的位数。Δr=Log(r)/Log(2)视频系统，视频信号中往往包含同步信号。1VP-P视频信号中包括700mV有用视频信号和300mV的同步脉冲。如果利用12位ADC对这样的信号进行数字转换，视频本身仅占用整个量程的70%，或者说4096个量化编码中只使用了2867个编码。现在，假设保留裕量为5%，则有效使用范围更低。3.9ADC有效分辨率计算因此，在以上700mV视频和300mV同步信号的视频例子中，使用了0.7倍的可用编码：Δr=Log(0.7)/Log(2)=-0.51结果损失了0.51位。所以，在12位系统中，有效分辨率为11.49位，在16位系统中为15.49位。任何进行模拟和数字信号相互转换的系统中，必定有一定的裕量，这通常会降低系统的有效分辨率。本文推导的公式能够在已知模拟信号占数字范围的比例的条件下，计算出有效分辨率。实际上，正如示例所示，即使采用留出较大的裕量开销，所减少的有效分辨率也不到1位。3.10ADC布局布线3.10ADC布局布线3.10ADC布局布线3.10ADC布局布线作业6.7.A4-bitunsignedbinaryDACproducesthefollowingsetofvoltagelevels,startingfromcode0andprogressingthroughtocode150.0465,0.3255,0.7166,1.0422,1.5298,1.8236,2.1693,2.5637,2.8727,3.3443,3.6416,4.0480,4.3929,4.7059,5.0968,5.5050TheidealDACoutputatcode0is0Vandtheidealgainisequalto400mV/bit.Answerthefollowingquestionsassumingabest-fitlineisusedasareference.(a)CalculatetheDAC’sgain(voltsperbit),gainerror,offsetandoffseterror.(b)WhatistheLSBstepsize?(c)CalculatetheabsoluteerrortransfercurveforthisDAC.NormalizetheresulttooneLSB.(d)IstheDACoutputmonotonic?(e)ComputetheDNLcurveforthisDAC.DoesthisDACpassa±1/2LSBspecificationforDNL?作业6.11.CalculatetheINLcurvefora4-bitunsignedbinaryDACwhoseDNLcurveisdescribedbythefollowingvalues0.0815,0.1356,0.1133,0.0057,0.0218,0.1308,0.0361,0.0950,0.1136,0.1633,0.2101,0.0512,0.0119,0.0706,0.0919TheDACoutputforcode0is0.4919V.Assumethatthebest-fitlinehasagainof63.1mV/bitandanoffsetof0.5045V.DoesthisDACpassa±1/2LSBspecificationforINL?6.12.CalculatetheDNLcurvefora4-bitDACwhoseINLcurveis