数字电子技术：组合逻辑电路4

1、4.5 组合可编程逻辑器件4.5.1 PLD的结构、表示方法及分类4.5.2 组合逻辑电路的PLD实现可编程逻辑器件是一种可以由用户定义和设置逻辑功能的器件。该类器件具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高等特点。一、数字电路的发展与可编程器件的出现概 述集成度：高效、低耗、高精度、高稳定、智能化。VLSICLSICSSICMSIC4.5 组合可编程逻辑器件专用型：ASIC（Application Specific Integratel Circuit)逻辑功能：通用型：54/74系列、74HC系列、74HCT系列等随系统规模扩大：焊点多，可靠性下降功耗增加、成本升高占用空间扩大要

2、承担设计风险、周期长、成本高可编程器件 (PLD : Programmable Logic Device ）系统设计师们希望自己设计 ASIC芯片，缩短设计周期，能在实验室设计好后，立即投入实际应用。二、PLD的发展态势向低电压和低功耗方向发展， 5V 3.3V 2.5V 1.8V 更低 向高集成度、高速度方向发展 集成度已达到400万门以上 向数、模混合可编程方向发展 向内嵌多种功能模块方向发展(SoC) RAM，ROM，DSP，CPU等三、PLD的性能特点1、逻辑功能强： PLD如一堆积木，它能完成任何数字器件的功能，用户可以自己设计上至高性能CPU,下至简单的MSIC电路。2、集成度高：

3、可以替代多至几千块通用IC芯片, 极大减小电路的面积和电路连接，从而大大降低功耗，提高抗干扰能力，和可靠性。3、设计方法灵活：可通过传统的原理图输入法或是硬件描述语言，自由的设计一个数字系统。使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制。4、具有完善先进的开发工具：提供语言、图形等设计方法，十分灵活通过仿真工具来验证设计的正确性7、使用方便：反复地擦除、编程，方便设计的修改和升级。6、系统具有加密功能：设计者在设计时选中加密项，可编程逻辑器件就被加密，器件的逻辑功能无法被读出，有效地防止逻辑系统被抄袭。5、系统处理速度高：用PLD与或两级结构实现任何逻辑功能，所需的逻辑级数

4、少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度。PROMPLAPALGALEPLDCPLDFPGA可编程逻辑器件（PLD）1、按集成密度划分四、可编程逻辑器件的分类低密度可编程逻辑器件（LDPLD）（1000门以下）高密度可编程逻辑器件（HDPLD）（1000门以上）2、按结构特点划分四、可编程逻辑器件的分类(续) 基于门阵列结构的器件单元型FPGA 基于与或阵列结构的器件阵列型PROM，EEPROM，PAL，GAL，CPLDCPLD的代表芯片如：Altera的MAX系列世界著名厂家及网址FPGA的发明者，最大的PLD供应商之一最大的PLD供应商之一提供军品及宇航级产品IS

5、P技术的发明者4.5.1 PLD的结构、表示方法与门阵列或门阵列乘积项和项PLD主体输入电路输入信号互补输入输出电路输出函数反馈输入信号 可由或阵列直接输出，构成组合输出 通过寄存器输出，构成时序方式输出1、PLD的基本结构与门阵列或门阵列乘积项和项互补输入门阵列的每个交叉点都是一个“单元”。(1) 连接方式PLD的逻辑符号表示方法(2)基本门电路的表示方式L=ABC与门或门ABCDL AB C L AB CL DL=A+B+C+D 三态输出缓冲器输出恒等于0的与门输出为1的与门输入缓冲器(3) 编程连接技术 PLD表示的与门熔丝工艺的与门原理图VCC+( 5V)R 3kWL D1 D2 D3

6、 A B C 高电平A、B、C 有一个输入低电平0VA、B、C三个都输入高电平+5V5V0V5V低电平5V5V5V L VCC A B C D L=ABC连接连接连接断开A、B、C 中有一个为0A、B、C 都为1输出为0；输出为1。断开连接连接断开XX器件的开关状态不同, 电路实现的逻辑函数也就不同。1 0 00 0 0CMOS 工艺的与门原理(4) 浮栅MOS管开关用不同的浮栅MOS管连接的PLD，编程信息的擦除方法为:SIMOS管连接的PLD，采用紫外光照射擦除；Flotox MOS管和Flash叠栅MOS管，采用电擦除方法。浮栅MOS管叠栅注入MOS(SIMOS)管浮栅隧道氧化层MOS(

7、Flotox MOS)管快闪(Flash)叠栅MOS管 当浮栅上带有负电荷时，使得MOS管的开启电压变高，如果给控制栅加上VT1控制电压，MOS管仍处于截止状态。 当浮栅上没有电荷时，给控制栅加上大于VT1的控制电压 ，MOS管导通。a.叠栅注入MOS(SIMOS)管 25V25VGND5V5VGND iD VT1 VT2 vGS 浮栅无电子 O 编程前 iD VT1 VT2 vGS 浮栅无电子 浮栅有电子 O 编程前 编程后 5V5VGND5V5VGND导通截止若要擦除，可用紫外线或X射线，距管子2厘米处照射15-20分钟。断开连接连接断开L=ABCL=AC连接连接连接断开 -使浮栅带电浮栅

8、延长区与漏区N+之间的交叠处有一个厚度约为80A (埃)的薄绝缘层隧道区。当隧道区的电场强度大到一定程度，使漏区与浮栅间出现导电隧道，形成电流将浮栅电荷泄放掉。隧道MOS管是用电擦除的，擦除速度快。b.浮栅隧道氧化层MOS(Flotox MOS)管 结构特点: 1.闪速存储器存储单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和漏极N+区是对称的； 2. 浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。c.快闪叠栅MOS管开关 （Flash Memory) （自学）特点：结构简单、集成度高、编程可靠、擦除快捷。PLD中的三种与、或阵列与阵列、或阵列均可编程(PLA)与阵列固定，或阵列可编程(PROM)与阵列可编程，或阵列固定(PAL和GAL等)三种与、或阵列有什么应用特点？输出函数为最小项表达式输出函数的乘积项数不可变，每个乘积项所含变量数可变输出函数的乘积项数可变每个乘积项所含变量数可变4.5.2 组合逻