中央处理器微程序控制器详解演示文稿

1、中央处理器微程序控制器详解演示文稿第一页，共六十七页。（优选）中央处理器微程序控制器第二页，共六十七页。DR译码器时序与 控制DBCB内部控制线内部控制线ACLALBSHPSWIRPCSPGPRGPRARAB内部总线内部总线1.控制器程序计数器PC指令寄存器IR指令译码器时序发生器操作控制器功能是负责协调与控制整个计算机系统的操作。控制器的结构可分为硬布线控制器和微程序控制器两种。ALU5.1.2 CPU的组成由两个主要部分组成:控制器与运算器第三页，共六十七页。MBR译码器时序与 控制DBCB内部控制线内部控制线ACACTTMPSHFIRPCSPGPRGPRMARAB内部总线内部总线ALUD

2、RACLALBSHPSWIR译码器时序与控制PCSPGPRGPRAR 2. 运算器通用寄存器组GPR算术逻辑单元ALU累加寄存器AC程序状态字寄存器 PSW数据暂存器LA、LB移位器SH功能是执行所有的算术运算和逻辑运算。5.1.2 CPU的组成第四页，共六十七页。MBR译码器时序与 控制DBCB内部控制线内部控制线ACACTTMPSHFIRPCSPGPRGPRMARAB内部总线内部总线ALUDRACLALBSHPSWIR译码器时序与控制PCSPGPRGPRAR5.1.3 内部寄存器组1. 通用寄存器GPR(General Purpose Register) 可用于存放操作数（包括源操作数、目

3、的操作数及中间结果）和各种地址信息等。第五页，共六十七页。MBR译码器时序与 控制DBCB内部控制线内部控制线ACACTTMPSHFIRPCSPGPRGPRMARAB内部总线内部总线ALUDRACLALBSHPSWIR译码器时序与控制PCSPGPRGPRAR2. 专用寄存器SPR (1)程序计数器PC (Program Counter) 存放下一条要执行的指令的地址，控制指令的执行顺序。 (2) 指令寄存器IR (Instruction Register) 存放正在执行的指令代码。 (3) 堆栈指示器SP (Stack Pointer) 存放堆栈栈顶的指针第六页，共六十七页。MBR译码器时序与

4、 控制内部控制线内部控制线ACACTTMPSHFIRPCSPGPRGPRMAR内部总线内部总线ALUDRACLALBSHPSWIR译码器时序与控制PCSPGPRGPRAR数据缓冲寄存器DR：存放CPU与主存或外设交换的信息地址缓冲寄存器AR：存放CPU向主存或外设发送的地址DBCBAB5.1.4 CPU与外部总线接口第七页，共六十七页。MBR译码器时序与 控制DB内部控制线内部控制线ACACTTMPSHFIRPCSPGPRGPRMARAB内部总线内部总线ALUDRACLALBSHPSWIR译码器时序与控制PCSPGPRGPRAR作为 CPU与主存、外设之间信息传递的中转站补偿 CPU与主存、外

5、设之间操作速度的差别5.1.4 缓冲寄存器的作用CB第八页，共六十七页。5.1.5 数据通路把寄存器与运算器之间传递信息的线路称为“数据通路” 1.用数据总线:在各寄存器以及ALU之间建立一条或者几条数据总线,寄存器间的数据传输通过这些总线完成。如下图所示。 2.用专用的通路:在各寄存器与ALU之间建立专用的数据传输与接收通路。在RISC处理器中都采用专用通路结构,便于运算的并行进行。 第九页，共六十七页。指令译码/控制器控制信号IRPCMARMDRR0RN-1YALUPSWSHAB存储器ABUSDBUS单总线CPU的结构控制信号包括: R0out:R0的输出控制 R0in:R0的输入控制 R

6、1out:R1的输出控制 R1in:R1的输入控制 Yin:Y的输入控制 IRin:IR的输入控制 IRout:IR的输出控制 PCin:PC的输入控制 PCout:PC的输出控制 PC+1:PC计数更新控制 第十页，共六十七页。例:CPU的结构如下图所示。其中AC为累加器,PSW为状态寄存器,另外还有4个寄存器。各部件之间的连线表示数据通路,箭头表示信息传递的方向。要求:(1)标明4个寄存器的名称。(2)说明指令从主存取到控制器的数据通路。(3)说明数据在运算器和主存之间进行存/取时的数据通路。PSWALUACa存储器M操作控制器dcbCPU结构示意图+1CPU第十一页，共六十七页。PSWA

7、LUACa存储器M操作控制器dcbCPU结构示意图+1CPUMDRMARPCIR解：第十二页，共六十七页。例:CPU结构图如下所示,其中包括一个累加器AC、一个状态寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1).标明图中四个寄存器的名称。(2)简述取指令的数据通路。(3)简述完成指令LDA X的数据通路 ( X为内存地址,LDA功能为 (X) AC。(4)简述完成 ADD Y的数据通路 ( Y为内存地址,ADD功能为 (AC)+(Y) AC。(5)简述完成 STA Z的数据通路 ( Z为内存地址,STA功能为(AC) (Z) 。主存储器 MAACCD微操作

8、控制器状态寄存器B+1ALU第十三页，共六十七页。解:（1） A为数据缓冲寄存器MDR B为指令寄存器IR C为主存地址寄存器MAR D为程序计数器PC（2）取指令的数据通路: PCMAR MM MDR IR（3）指令LDA X的数据通路: X MAR MM MDR ALU AC（4）指令ADD Y的数据通路: Y MAR MM MDR ALU ADD AC（5）指令 STA Z的数据通路: Z MAR,AC MDR MM第十四页，共六十七页。5.2 指令周期 指令周期的基本概念指令周期：取出一条指令并执行该指令的时间CPU周期（机器周期、总线周期）：CPU同主存或外设进行一次信息交换所需的最

9、短时间时钟周期（节拍周期、T周期）：CPU执行一个微操作的最小时间单位三者关系：一个指令周期包含若干个CPU周期，一个CPU周期的功能由多个时钟周期来完成 T周期CPU周期(取指令)CPU周期(执行指令)指令周期定长CPU周期组成的指令周期第十五页，共六十七页。CLAADD 30STA 40NOPJMP 21指令举例;使累加器AC清零; AC AC+(30); (40) AC; 空操作; 程序跳转到地址为21处第十六页，共六十七页。八进制地址八进制内容 助记符020021022023024030031040 250 000021 040140 021.000 006000 040存和数单元CL

10、ASTA 40JMP 21数据5.2.2 CLA指令的指令周期CLA是一条非访内指令,需要两个CPU周期。即分别进行取指令和执行指令。AC 0NOPADD 30 030 030000 000第十七页，共六十七页。ALU000 020000 020IRDR指令译码器操作控制器时序产生器时钟状态反馈CLA ADD 30STA 40NOPJMP 21.000 006202122232430+1PCARABUSDBUSAC(1) PCAR(2) PC+1(3) AR ABUS(4) DBUS DR(5) DR IR(6) 译码运行指令 取CLA指令第十八页，共六十七页。ALU000 020000 02

11、0IRDR指令译码器操作控制器时序产生器时钟状态反馈CLA ADD 30STA 40NOPJMP 21.000 006202122232430+1PCARABUSDBUSAC(1) PCAR(2) PC+1(3) AR ABUS(4) DBUS DR(5) DR IR(6)译码运行指令 执行CLA指令(1) 清AC000 000(2)控制命令第十九页，共六十七页。ALU000 000000 022000 030IRADD 30DR指令译码器操作控制器时序产生器时钟状态反馈CLA ADD 30STA 40NOPJMP 21.000 006202122232430+1PCARABUSDBUSAC5

12、.2.3 ADD指令的指令周期 (第一个CPU周期取指令和CLA一样) (第二个CPU周期-送操作数地址)(1) IR AR第二十页，共六十七页。ALU000 000000 022000 030IR000 006DR指令译码器操作控制器时序产生器时钟状态反馈CLA ADD 30STA 40NOPJMP 21.000 006202122232430+1PCARABUSDBUSAC5.2.3 ADD指令的指令周期(第三个CPU周期：两操作数相加)(1) AR ABUS(2) DBUS DR(3) DR ALU(3) AC ALU(4)ALU AC第二十一页，共六十七页。在进行计算机设计时，可以采用

13、方框图语言来表示一条指令的指令周期。方框 代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制操作。 菱形 通常用来表示某种判别或测试，不过时间上它依附于紧接它的前面一个方框的CPU周期，而不单独占用一个CPU周期。公操作 一条指令执行完毕后,CPU所开始进行的一些操作,如:中断处理等。 指令STA、NOP和JMP的指令周期 P162自学5.2.6 用方框图语言表示指令周期第二十二页，共六十七页。5.2.6 用方框图语言表示指令周期开始PC AR ABUSDBUS DR IRPC+1译码或测试CLAADDSTAJMPNOP0 ACIR ARIR ARIR PCRDWEAR ABUSDB

14、US DRDR ALUALU ACAR ABUSAC DRDR DBUS取指令动作依附于前面一个方框的CPU周期内存读命令第二十三页，共六十七页。例:P166页下图所示为双总线结构机器的数据通路,M为主存(受R/W信号控制),ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，如yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标注字符的线为直通线，不受控制。 （1）ADD R2，R0的功能为（R0）+（R2） R0，画出指令周期流程图，并列出相应的微操作控制信号序列。 （2）SUB R1，R3的功能为（R3）-（R1）

15、R3，要求同上。总线总线双总线结构机器的数据通路IRoIRiIRPCPCiPCoARARiR/W MDRDRiDRoR0R1R2R3yixiXYALU+_G控制器自增功能R3oR3i第二十四页，共六十七页。5.3 时序产生器CPU中一个类似“作息时间”的东西，使计算机可以准确、迅速、有条不紊地工作。机器一旦被启动，即CPU开始取指令并执行指令时，操作控制器就利用定时脉冲的顺序和不同的脉冲间隔，有条理、有节奏地指挥机器的动作，规定在这个脉冲到来时做什么，在那个脉冲到来时又做什么，给计算机 各部分提供工作所需的时间标志。为此，需要采用多级时序体制。第二十五页，共六十七页。从时间上来说，取指令事件发

16、生在指令周期的第一个CPU周期中，即发生在“取指令”阶段，而取数据事件发生在指令周期的后面几个CPU周期中，即发生在“执行指令”阶段。从空间上来说，如果取出的代码是指令，那么一定送往指令寄存器，如果取出的代码是数据，那么一定送往运算器。由此可见，时间控制对计算机来说是太重要了。思考用二进制码表示的指令和数据都放在内存里，那么CPU是怎样识别出它们是数据还是指令呢?第二十六页，共六十七页。5.3 时序产生器5.3.1 多级时序的概念 (1)指令周期:在时序系统中通常不为指令周期设置时间标志信号,因而也不将其作为时序的一级。 (2)机器周期:设置一组周期状态触发器,以标志不同的机器周期。任一时刻只

17、允许其中的一个触发器为1,表明CPU当前处在哪个机器周期。 (3)时钟周期:一个时钟周期内完成一步基本操作。 (4)时钟脉冲信号:作为时序系统的基本定时信号。硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。在微程序控制器中，时序信号比较简单，一般采用节拍电位-节拍脉冲二级体制。第二十七页，共六十七页。一个指令周期机器周期M1机器周期M2机器周期M3时钟周期T1时钟周期T2时钟周期T3时钟脉冲CLK 多级时序信号之间的关系: 由于指令周期不作为时序的一级,下图反映了机器周期、时钟周期、时钟脉冲三级时序信号的关系。第二十八页，共六十七页。一个时序系统的组成如图所示:脉冲发生

18、器节拍发生器周期状态触发器脉冲源启动暂停M1M2T1T25.3.3 时序系统的组成1.脉冲源:由石英晶体震荡器及“与非门”组合的震荡电路组成2.脉冲发生器:通常是一个环行脉冲发生器,采用循环移位寄存器的形式,产生一组有序的、间隔相等或不等的脉冲序列3.节拍发生器:按先后顺序,循环地发出若干时钟周期信号,最后通过译码电路,产生最后所需的节拍脉冲,通常由计数译码器电路组成。4.周期状态触发器:产生电路与节拍发生器产生电路类似。5.启停控制逻辑:控制时钟系统,只有当启动机器运行时,才允许发出所需的时钟脉冲,而且,由于机器的启停是随机的,必须考虑发出的脉冲是完整的。机器周期时钟周期时钟脉冲第二十九页，

19、共六十七页。例:P169某时序产生器的主要逻辑电路如图所示, 为脉冲时钟源输出的方波脉冲,C1-C4为D触发器,T1-T4为四个输出的节拍脉冲。脉冲源23QQDCPC4CLRSRT4T1T2T3QQDCP+5VDCPQQC1C2C3QQDCPT1-T4为四个输出节拍脉冲,其译码逻辑表达式为:T1=C1*C2 T2=C2*C3 T3=C3 T4=C1第三十页，共六十七页。12345678910CPU周期CPU周期T1T2T3T4C4C1C2C3时钟周期脉冲循环移位第三十一页，共六十七页。启停控制逻辑当计算机启动时，一定要从第一个节拍脉冲前沿开始工作，而在停机时，一定要在第四个节拍脉冲结束后关闭时

20、序产生器。只有这样，才能使送出去的脉冲都是完整的的脉冲。=0 =0T4的上沿就是T1的上沿时刻=1 启动 =0 停机第三十二页，共六十七页。启停控制逻辑第三十三页，共六十七页。 例:时序产生器需要在一个CPU周期中产生三个节拍脉冲信号:T1(200ns),T2(400ns),T3(200ns),主脉冲源的频率为5MHZ,请设计时序逻辑电路(不考虑启停控制)脉冲源23QQDCPC4CLRSRT3QQDCP+5VDCPQQC1C2C3QQDCPT1-T3为四个输出节拍脉冲,其译码逻辑表达式为:T1=C1*C2 T2=C2 T3=T1T2C1第三十四页，共六十七页。12345678910CPU周期C

21、PU周期T1T2T3C4C1C2C3200ns400ns200ns第三十五页，共六十七页。5.3.3 控制器的时序控制方式1.同步控制方式(集中控制方式):对机器的所有指令采用统一的时序信号。用相同数目的机器周期,相同数目的节拍脉冲来形成每条指令的控制操作序列。 特点:时序关系简单,但以牺牲速度为代价。2.异步控制方式(分散控制方式):每条指令、每个微操作需要多少时间就占用多少时间，不采用统一的周期和节拍，时间上的衔接通过应答方式(握手方式)实现。 特点:无时间浪费,但时序控制比较复杂。3.联合控制方式:是同步控制与异步控制相结合。 情况（1）大部分操作序列安排在固定的机器周期中，对某些时间难

22、以确定的操作则以执行部件的“回答”信号作为本次操作的结束； 情况（2）机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定。第三十六页，共六十七页。5.5 微程序控制器5.5.1 微程序控制器的组成和基本原理指令的执行有很强的阶段性，把控制信号以二进制的编码形式存入存储器，然后按顺序一条一条的读出，一条一条的控制，最终完成一条指令的执行，这就是微程序控制的思想。简单来讲就是控制信号的软件化。微程序控制的思想是英国剑桥大学WILKES教授1951年提出的。微程序控制是将程序设计的思想引入硬件逻辑控制，把控制信号编码并有效地存储起来，将一条指令的执行过程替换成一条条微指令的读出和控制过程，

23、简化了控制器的设计。缺点：每一条指令的执行意味着若干次存储器的读操作，使指令的执行速度比组合逻辑方式要慢。第三十七页，共六十七页。ALU状态寄存器PSWACPCAR指令译码器操作控制器存储器数据总线OPIR(AR)+1PC ARMREQR/WDBUS ARDBUS PCCDR ACAC DRDR ALUIRDRDR IRIR(AR) DBUS+_DBUS DRDR DBUSCPU结构示意图ALU DR第三十八页，共六十七页。5.5.2微程序控制的基本概念 1.微命令与微操作 微命令: 构成控制信号序列的最小单位,如: PC AR 。 微操作: 由微命令控制实现的最基本的操作。 2.微指令和微程

24、序 微指令:在机器的一个节拍中,一组实现一定操作功能的微命令,或者说,控制存储器中每个单元存放的微命令信息(一串2进制编码)组成一条微指令。 微程序:由微指令组成的序列称为微程序,一个微程序的功能对应一条机器指令的功能。第三十九页，共六十七页。 3.机器指令:指提供给使用者编程的基本单位,每一条机器指令可以完成一个独立的算术运算或逻辑运算操作。一条机器指令对应一组微指令组成的微程序。一条微指令可为多个机器指令服务。 4.控制存储器CM(Control Memory) 用于存放全部指令的所有微程序,采用只读存储器结构(固化) 。控制存储器的字长等于微指令的长度,其总容量决定于所有微程序的总长度。

25、第四十页，共六十七页。已知某计算机有80条指令 ,平均每条指令由 12条微指令组成,其中有一条取指微指令是所有指令共用的,设微指令长度为32位,计算CM容量。 解:微指令所占的二进制位数 =(1+80*(12-1)*32=881*32 所以,CM容量可选1K*32(881*32) 例: P.210第6题第四十一页，共六十七页。 5.微指令周期:从控制存储器中读取一条微指令并执行这条微指令所需的时间,通常一个微指令周期与一个CPU周期的时间相等。微指令中的微命令可以用节拍脉冲来同步定时。有多个同步节拍脉冲的微周期,称为多周期。微周期子周期T1T2T3T4多周期节拍脉冲T1T2T3T4T1T2T3

26、T4读微指令执行微指令微指令周期CPU周期周期之间的关系指令周期CPU周期第四十二页，共六十七页。微程序的执行过程（四个过程）1、取微指令阶段由于任何指令的执行都是从取微指令开始的，所以是公操作，与所有指令对应的微程序的首地址都相同，都是从CM的固定单元取出第一条用于取指令的微指令。2、取数阶段根据寻址方式，确定微程序的流向。第四十三页，共六十七页。3、执行阶段根据操作码确定各自执行阶段微程序的入口4、微程序的最后一条微指令的次地址字段指向CM的取指令单元，又开始了下一段微程序的执行。 微程序的执行过程（四个过程）第四十四页，共六十七页。5.6 微程序设计技术 5.6.1 微命令的编码方式微命

27、令编码:对微指令中的操作控制字段采用的 表示方法。 1.直接表示法(不译码法):将微指令操作控制字段的每个二进制位定义为一个微命令，直接送往相应的控制点。微命令微命令字段顺序控制字段微指令寄存器微指令第四十五页，共六十七页。5.6.1 微命令的编码方式2. 字段直接译码法:将微指令的控制字段分为若干小字段,把相斥性微命令组合在同一字段中，而相容性微命令组合在不同的字段中,然后通过小组译码器对每一个微命令信号进行译码。译码译码译码微命令微命令微命令微命令字段顺序控制字段微指令寄存器3.混合表示法:直接表示法和字段直接译码法的混合使用。第四十六页，共六十七页。假设CPU结构见下页，以ADD I D

28、为例。它由五条微指令解释执行。图中每个小方框代表一条微指令，框内为该微指令的全部微命令，框外右上角标明该微指令在控存的地址。 微指令格式如下:ADDR,DBUS ARPC ARR ， +1DBUS DRDR IRIR(AR) DBUSDBUS ARR,DBUS DRIR12=1IR12=0DR ALU,+000000000100110001010010000011. 1 2 16判别测试字段下址字段PC ARDBUS DR控制字段顺序控制字段ADD I D ; I=0为直接寻址,即(AC)+(D) AC; I=1为间接寻址,即(AC)+(D) AC5.6.2 微程序执行顺序的控制(微地址产生方

29、式)方框图表示机器指令周期第四十七页，共六十七页。ALU状态寄存器PSWACPCAR指令译码器操作控制器存储器数据总线OPIR(AR)+1PC ARMREQR/WDBUS ARDBUS PCCDR ACAC DRDR ALUIRDRDR IRIR(AR) DBUS+_DBUS DRDR DBUSCPU结构示意图ALU AC第四十八页，共六十七页。译码器工作原理框图微地址形成电路微地址寄存器AR地址译码驱动机器指令寄存器IR主存储器器RAM译 码微操作控制字段顺序控制P字段.控制存储器CM（ROM）微命令寄存器IR微命令转移地址来源运行状态PSW指令操作码R第四十九页，共六十七页。1.计数器方式

30、:顺序执行微指令时,后续微指令地址由现行微指令地址加一个增量(通常为1)而形成;遇到转移时,由转移微指令给出转移微地址使微地址按新的方式执行。故：顺序执行的微指令序列必须安排在控制存储器的连续的单元中。转移微指令的一般格式简化如下: 操作码 转移地址转移控制5.6.2 微程序执行顺序的控制(微地址产生方式)第五十页，共六十七页。PC ARR,+1DBUS DRDR IRT=1000011P1=1(IR15IR14IR13=000)CCLA000011IR(AR) DBUSDBUS AR001011ADDT=1 001110 P2=1R,DBUS ARR,DBUS DRDR ALU, +T=1

31、000000 P1=0 P2=0001100IR12=1001110IR12=0001111010000010001IR(AR) DBUSDBUS ART=1 010110 P2=1R,DBUS ARAC DRDR DBUSW T=1 000000 P1=0 P2=0010011STA010100IR12=1010110010111011000LDAJMP地址转移逻辑表达式为:PC5=IR15 P1 T2 PC4=IR14 P1 T2 PC3=IR13 P1 T2 PC0=IR12 P2 T200000000000100001000000000T=1000100( 001 )( 010 )(

32、011 )( 100 )IR12=0微程序设计IR(AR) DBUS DBUS ARR,DBUS DR DR ACT=1 011110 P2=1IR12=1R,DBUS ARIR12=0T=1 000000 P1=0 P2=0011011011100011110011111100000100001第五十一页，共六十七页。转移微指令，地址为6位。图中有两种转移情况，用P1、P2来控制， 转移微指令格式为：转移微指令标志T转移地址（A5A4A3A2A1A0）转移控制P1 P2转移地址修改方案为: PC5 PC4 PC3 PC2 PC1 PC0IR15IR14IR13IR12P1=1 P2=1第五十

33、二页，共六十七页。计数器法的微程序控制器组成如下:IR 指令寄存器微地址转移逻辑微程序计数器PCCM微指令寄存器IR T P1 P2时序微指令译码器IR15 IR14 IR13 IR12PC5 PC4 PC3PC ARAC DR微操作命令P2P1P1P2T1T2说明:当T=0时,微指令寄存器IR输出微操作命令;当T=1时,微指令寄存器IR输出微转移指令。T1和T2用于定时一条微指令中的微命令;另外,T1=1时,将转移地址送至PC,T2=1时,如果P1+P2=1,则修改PCT2PC0第五十三页，共六十七页。2.多路转移方式(下址字段法/断定法):当微程序不产生分支时,后续微指令地址由微指令的顺序

34、字段给出;否则有若干个后续地址可以选择,此时必须由顺序控制字段的“判别测试”和“状态条件”信息来选择其中一个微地址。没有转移指令。微指令格式如下:其微程序组成原理图如下:微命令字段判别测试字段(P字段)下地址字段操作控制顺序控制控制存储器地址译码微地址寄存器地址转移逻辑P字段控制字段OPIR状态条件其中:微地址寄存器对应下地址字段,P字段即为判别测试字段,控制字段即为微命令字段,后两部分组成微指令字段。第五十四页，共六十七页。例:已知MOV,ADD,COM,ADT四条指令微程序流程图如下所示:0000RS RDRS RDR2+R1 R2R2+R3 R2R2-R3 R2P(1)P(2)RS+RD

35、RDMOVADDCOMADT1000000010010000101010111111000001000000Ci=1Ci=0 (1) P(1)的条件码是指令寄存器的OP字段,即IR7和IR6, P(2)的条件码是进位寄存器Ci,请设计出微程序控制器地址转移逻辑图。 (2)现设定控制存储器EPROM容量为16个单元,其字长符合微指令格式要求。请给出微程序流程图中每条微指令的当前微地址与下一微地址。10000000取指令1111下地址当前微指令地址第五十五页，共六十七页。 解: (1)从流程图可以看出,P(1)处微程序出现四个分支,对应四个微地址,因此用OP码修改微地址寄存器的最后两个触发器即可;

36、在P(2)处微程序出现2路分支,对应两个微地址。转移逻辑表达式如下: A0=P1*T4*IR6A1=P1*T4*IR7A2=P2*T4*Ci 微地址转移逻辑电路如下:QDQA3QQDA2QQA1QQA0T1CM3CM2CM1CM0T4P2CiP1IR7P1IR6S控制存储器CM中取出的微指令中包含的的下一条微指令地址1000初值第五十六页，共六十七页。解:因为EPROM容量为16单元,微地址寄存器4位即可,设为A3 - A0,七条微指令地址分配如下表所示:微指令序号当前微地址下一微地址1234 5 6 70000100010011010 1011111101001000000000000000

37、111100000000第五十七页，共六十七页。5.6.3 微指令格式 1.水平型微指令:在一个CPU周期(即微周期)内同时给出多个能并行操作的微命令的微指令,均称为水平型微指令。 其格式为:操作控制字段判别测试字段下址字段提供微命令提供下一条微指令的地址2.垂直型微指令:采用完全编码方法,将全部微命令代码化。 其格式为:微操作码字段源部件地址字段目的部件地址字段下址字段水平型微指令与垂直型微指令的比较: *水平型微指令并行操作能力强 *水平型微指令执行一条指令的时间短：垂直型微指令要译码 *由水平型微指令解释指令的微程序, 微指令字较长,微程序短 *水平型微指令用户难以掌握第五十八页，共六十

38、七页。例:(P210.11)已知某机采用微程序控制方式,控存容量为512*48位。微程序可在整个控存中实现转移,控制微程序转移的条件共有4个,微指令采用水平型微指令,后继微指令地址采用断定方式(多路转移方式)。请问: (1)微指令的三个字段分别应为多少位? (2)画出对应这种微指令格式的微程序控制器逻辑。 解:微指令格式为: 微命令字段判别测试字段下地址字段操作控制顺序控制假设判别测试字段中每一位作为一个判别标志,那末由于有4个转移条件,故该字段为4位。因为控存容量为512单元,所以下地址字段为9位 。微命令字段则是(48-4-9)=35位。第五十九页，共六十七页。上述微指令格式的微程序控制器逻辑框图控制存储器地址译码微地址