计算机组成原理重要概念存储器以及存储系统

1、计算机组成原理重要概念器以及系统位：计算机中的一个二进制的数据代码（0 或 1），是数据的最小表示。字：数据运算和，其位数取决于计算机。字节：衡量数据量以及器容量的基本，1 字节等于 8 位二进制信息。字长：一个数据字包含的位数，一般为 8 位、16 位、32 位和 64 位等。地址：给主器不同的位置指定的一个二进制。器：计算机中程序和数据的，分为内存和外存两种。器的：对器中数据的读操作和写操作。RAM：随机器，能够快速方便地任何地址中的内容，访问的速度与位置无关。ROM：只读器，只能数据不能写入数据的器。SRAM：静态随机器。采稳态电路信息。数据稳定，不需刷新。DRAM：动态随机器，它利用电

2、容电荷的特性来数据，可以提高器的容量，但必须不断地刷新每个单元中的信息。EDO DRAM：增强数据输出动态随机器，采用快速页面模式，并增加了一个数据锁存器以提高数据传输速率。PROM：可编程的 ROM，可以被用户编程一次。EPROM：可擦写可编程的 ROM，可以被用户编程多次。EEPROM：电可擦写只读器，能够用电子的方法擦除其中的内容。快闪器：一种非挥发性器，与 EEPROM 类似，能够用电子的方法擦除其中的内容。它属于电可擦写可编程只读器。其单元结构与 EEPROM 类似，只是单元的氧化层较薄，且有更好的电可擦性能。相联器：一种按内容的器，每个单元有匹配电路，可用于 cache 中查找数据

3、。多体交叉器：由多个相互独立、容量相同的体，每个存储体都有各自的读写电路、地址寄存器和数据寄存器，各自以等同的方式与 CPU 传递信息。CPU 可以在一个周期内连续多个体。高速缓冲器：简称快存,是为了解决和主存的速度而设置.虚拟器：在内存和外存间建立的层次体系，是一种扩大主存容量,解决容量和存取速度的一种有效措施,而且是管理设备的有效方法.：由体、读写电路、地址译码和控制电路等组成。并联的目的：是为了位扩展，串联的目的是为了字节单元扩展。器的速度指标：时间、周期、带宽。访存局部性规律：程序对空间的 90%的局限于空间的10%的区域中，而另外 10%的则分布在空间的其余 90%的区域中。地址：采

4、用虚拟技术执行程序时，必须把逻辑地址到主器的物理地址空间上，称为地址。器周期：从一次启动器操作到操作完成后可启动下一次操作的时间。带宽：器在连续时的数据吞吐速率。时间：从启动器的操作到操作完成的时间。命中：主存的数据或代码存在于 cache 中的情形称为命中。主存与 CACHE 之间的映象方式：有直接映象、全相联印象、组相联印象三种。直接映象：cache 的一种地址映象方式，一个主存块只能映象到 cache中的唯一一个指定块。全相联映象：cache 的一种地址映象方式，每个主存块都可映象到任何 cache 块。组相联映象：cache 的一种地址映象方式，是直接映象和全相联映象两种方式的结合，将

5、空间分成若干组，各组之间是直接映象，而组内各块之间则是全相联映象。CACHE 的替换策略：随机法是用一个随机数产生器产生一个随机的替换块号；先进先出法是替换最早调入的单元；近期最少用法替换近期最少使用的。CACHE 的更新策略：写操作 CACHE 命中时，CACHE 更新策略有两种：写直达法：将内容同时写入 CACHE 和主存。写回法：将内容只写入 CACHE，当 CACHE 数据被替换出去才写回主存。写操作 CACHE 不命中时，更新策略有两种：按写分配法：当 CACHE 不命中时将该地址对应的块从主存调入 CACHE。当 CACHE 不命中时将该地址对应的块不从主存调入 CACHE。全写法

6、：cache 命中时的一种更新策略，写操作时将数据既写 cache又写入主存。写回法：cache 命中时的一种更新策略，写 cache 时不写主存，而当cache 数据被替换出去时才写回主存。按写分配：cache 不命中时的一种更新策略，写操作时把对应的数据块从主存调入 cache。段式管理：一种虚拟器的管理方式，把虚拟空间分成段，段的长度可以任意设定，并可以放大和缩小。页式管理：一种虚拟器的管理方式，把虚拟空间等分成固定容量的页，需要时装入内存。段页式管理：一种虚拟器的管理方式，将空间按逻辑模块分段，每段又分成若干个页。块表：主存-cache 地址映象机制，由查块表判定主存地址的单元是否在 cache 中以及在 cache 中的位置。页表：页式虚存管理用的地址映象表，其中包括每个页的主存页号、装入位和方式等。段表：段式虚存管理用的地址映象表，其中包括每个段的基址、段长、装入位和方式等。虚拟器的管理方式：页式虚拟器是把虚拟空间和实际存储空间等分成固定容量的页，各虚拟页可装入中不同的实际页面位置；段式虚拟器是将主存按段分配，段长度不固定，由 OS 为程序分配各段；段页式是前两种的结合，它将空间按逻辑模块分段再分成若干页通过段表和页表进行访