《计算机硬件基础》课程教学大纲（本科）

1、计算机硬件基础(Fundamentals of Computer Hardware)课程代码：06410059学分:3.0学时：64 （其中：课堂教学学时：32 ,实验学时：0,上机学时：32,课程实践学时：0 ） 先修课程：程序设计基础适用专业：信息安全教材：数字逻辑设计与计算机组成，美尼克罗斯法拉菲著，戴志涛等译,机械工业出版 社,2017. 06一、课程性质与课程目标（一）课程性质计算机硬件基础是高等学校信息安全、软件工程等计算机类专业的一门技术基础必修课。 通过本课程的学习，培养学生掌握计算机硬件逻辑部件电路的基本知识，掌握计算机各大部件的基 本组成、基本原理，各部件间的相互联系，以及

2、各部件在整机中的作用；培养学生具有初步的硬件 系统分析、设计和使用的能力；并为学习后继课程、从事科学研究和工程技术工作打下基础。（二）课程目标课程目标1：掌握计算机系统整体概念、基本组成、信息表示和体系结构安全攻击类型与 应对措施。课程目标2：掌握计算机硬件基本的组合电路和时序电路的特性、原理和设计方法，能够运 用相关原理进行电路分析和设计。课程目标3：掌握运算器、存储器及其系统的基本组成和基本原理，并能利用相关知识对 功能部件进行分析研究。课程目标4：理解指令系统的设计，掌握控制器的基本组成和基本原理，掌握指令流水线 的基本原理。课程目标5：能够熟练使用开发、调试工具实施实验方案，观察实验现

3、象并记录，能够对结果进行分析、讨论与总结。(1)理解多周期数据通路信息加工的控制过程。(2)掌握用状态机设计控制器的方法，学会使用HDL语言描述有限状态机。2.实验要求(1)用HDL设计多周期数据通路；(2)用HDL设计状态机控制多周期数据通路。实验9流水线控制器.实验目的(1)理解流水线数据通路的工作原理。(2)理解流水线数据通路的控制方法。.实验要求(1)用HDL设计流水线数据通路；(2)用HDL设计流水线数据通路控制逻辑；(3)比较多周期和流水线的硬件资源占用和性能。实验10存储器组织.实验目的(1)理解存储器的读、写过程；(2)掌握使用HDL描述存储器电路的方法；.实验要求(1)会用H

4、DL描述存储器模块，验证其基本读写时序；(2)分别以高位交叉和低位交叉方式组织存储器模块，并设计验证方案验证。实验11模型机数据通路.实验目的(1)理解模型机数据通路的组成结构；(2)掌握数据通路中信息传递的控制过程；(3)理解控制信号的产生原理。.实验要求(1)使用HDL描述给定模型计算机的数据通路；(2)设计实验方案实施信息加工的控制过程。实验12高速缓冲存储器.实验目的(1)理解高速缓存的结构和原理；掌握直接映像方式的地址变换过程;掌握访问和置换过程；.实验要求能够使用HDL描述高速缓存控制器。模拟高速缓存的工作过程。四、学时分配及教学方法章(按序填写)教学形式及学时分配主要教学方法支撑

5、的课程目标课堂 教学实 验上 机课程 实践小 计第一章系统 概述、数字系 统与编码202讲授+练习+自学课程目标1第二章组合 逻辑电路分 析与设计448讲授+案例+实验课程目标2第三章时序 逻辑电路分 析与设计448讲授+案例+实验课程目标2第四章运算 方法和运算 器4812讲授+练习+实验课程目标3第五章存储 器448讲授+案例+实验课程目标3第六章指令 集体系结构6814讲授+案例+实验课程目标4第七章存储系统448讲授+案例+实验课程目标3第八章计算机系统结构安全404讲授+案例+实验课程目标1合计323264五、课程考核考核形式考核要求考核权重备注平时作业按照作业题目进行评分，总分数平

6、均计算（5次以上）10%实验完成8个实验和实验报告40%期末考试闭卷50%六、参考书目及学习资料（书名，主编，出版社，出版时间及版次）1 .逻辑与计算机设计基础（原书第4版），美马诺 等著，邙继顺 等译，机械工业出版 社，2012年6月第1版。2,数字逻辑电路设计（第三版），鲍可进，清华大学出版社，2015年第3版。3.计算机组成原理（第二版），肖铁军等，清华出版社，2015年第2版。七、大纲说明（内容可包括课程基本要求、习题要求及其它一些必要的说明）.采用多媒体授课，运用讲授、启发式、案例式等多种教学手段。.课后需要完成一定数量的习题或测试，以加深学生对所学内容的理解和掌握。.本课程结束后安

7、排1周的课程设计，要求见计算机硬件基础课程设计教学大纲。2017年 8月 25 日（三）课程目标与专业毕业要求指标点的对应关系本课程支撑专业培养计划中毕业要求指标点1-2, 3-1.毕业要求指标点1-2：掌握计算机基础知识。.毕业要求指标点3-1：掌握对计算机系统进行分析和总体设计的方法与过程。课程目标 毕业要求指标葭、课程 目标1课程 目标2课程 目标3课程 目标4课程 目标5毕业要求1-2毕业要求3-1二、课程内容与教学要求第一章系统概述、数字系统与编码（-）课程内容.本课程的性质、特点、研究对象与方法、目的、任务。（讲授）.计算机系统的基本组成（讲授）.数制及数制之间的转换，原码、反码、

8、补码的概念。（讲授）.十进制数的编码及可靠性编码。（讲授）（二）教学要求.了解本课程的性质、目的、任务及学习方法；.了解计算机系统的层次结构，掌握计算机硬件的基本组成、计算机软件的分类和计算机的基 本工作过程；.掌握数字系统的进制和编码的基本知识。（三）重点与难点.重点计算机系统的层次结构、二进制与十进制之间的关系、带符号数的表示。.难点.可靠性编码中的汉明码。第二章 组合逻辑电路分析与设计（-）课程内容.数字信号基础，基本逻辑门电路。（讲授）.逻辑代数基础，逻辑函数的化简（讲授+案例）.组合逻辑电路的分析。（讲授+案例）.组合逻辑电路的设计。（讲授+案例+实验）硬件描述语言基础。（讲授+自学

9、+实验）（二）教学要求.具有门电路的基本知识。.具有逻辑代数的基本知识。.能够运用逻辑代数分析和优化组合逻辑电路。.能够根据需求设计组合逻辑电路。.能够用硬件描述语言描述简单的组合逻辑电路。（三）重点与难点.重点（1）逻辑函数的化简。（2）组合逻辑电路的硬件描述语言描述。.难点逻辑函数的化简和表达式形式变换。第三章时序逻辑电路分析与设计（-）课程内容L双稳态触发器的工作原理。（讲授）.同步时序逻辑电路的分析。（讲授+案例）.常用同步时序逻辑电路。（讲授+案例）,同步时序逻辑电路的设计。（讲授+案例+实验）. HDL设计时序电路的特点。（讲授+案例+实验+自学）.时序电路设计举例。（讲授+案例+

10、自学）（二）教学要求.掌握RS、JK、D、T触发器的基本工作原理和外部逻辑特性。.具有时序电路的分析能力。.能够设计简单的时序电路。.能够用HDL语言描述简单的时序逻辑电路。.初步使用EDA开发环境的能力。（三）重点与难点.重点（1）时序电路的分析与设计。HDL语言的时序电路描述.难点时序电路的设计。第四章 运算方法和运算器（-）课程内容.定点数的运算方法和运算电路（讲授+练习+实验）.浮点数的运算方法和运算电路（讲授）.运算器的组成与结构（讲授+案例+实验）（二）教学要求.能够进行定点数的四则运算并分析运算结果是否溢出等特征，理解运算方法的硬件实现，并 根据运算电路的结构，分析数据加工的过程

11、。.能够进行浮点数的四则运算并规格化；了解浮点数的加/减运算的硬件实现。.能够分析运算器数据通路的信息加工过程，具有初步的ALU和运算器数据通路的设计能力。（三）重点与难点.重点运算方法和溢出判断。.难点运算方法的硬件实现。第五章存储器（一）课程内容.存储器的种类与主要性能指标（讲授）.半导体随机存取存储器和芯片（讲授+案例）.非易失性半导体存储器（讲授+自学）.主存储器的组织（讲授+案例+实验）.辅助存储器（讲授+自学）（二）教学要求,理解存储器在计算机中的作用；了解存储器的性能指标；存储器的分类。.理解SRAM和DRAM存储器的工作原理；掌握存储器芯片的外部特性，能够根据应用需求选择 合适

12、的存储器芯片。.掌握非易失性存储器的特点，能够根据应用场合选择合适的非易失性存储器。.掌握主存储器的组织方法，具有初步的设计能力。（三）重点与难点.重点.主存储器的组织.难点.主存储器与CPU的连接第六章指令集体系结构（-）课程内容L控制器概述、指令格式和寻址方式（讲授+案例+实验）. CISC和RISC （讲授+案例）. CPU数据通路（讲授+案例）.指令执行流程（讲授+案例）.组合逻辑控制器（讲授+案例）.微程序控制器（讲授+实验）.模型机微程序控制器的设计（讲授+案例）.指令流水线（讲授+自学）（二）教学要求.掌握控制器基本组成，指令控制的基本概念，指令的基本格式与基本功能。.掌握CPU

13、数据通路的基本组成和信息加工处理的基本方法。.掌握指令流程的分析方法，了解组合逻辑控制器的基本组成和设计原理。.掌握微程序控制器的基本组成及工作原理。.理解控制器与运算器、存储器、指令系统的联系，能够综合运用寻址方式、指令执行流程。.掌握指令流水线的基本概念、性能指标和基本原理。（三）重点与难点.重点控制器的工作原理和指令执行流程。.难点微程序控制器的原理与设计。第七章存储系统（-）课程内容.并行存储器（讲授）.高速缓冲存储器（讲授+实验）虚拟存储技术（讲授）.存储系统的层次结构（讲授）（二）教学要求L 了解双端口存储器、多模块存储器和相联存储器。.掌握高速缓存（Cache）的基本组成和工作原

14、理，能够根据Cache和主存之间的映射方式、 Cache中主存块的替换算法，分析CPU访问主存时Cache的工作过程。.掌握虚拟存储器的基本概念，了解页式虚拟存储器、段式虚拟存储器和段页式虚拟存储器。.理解存储器的层次化结构。（三）重点与难点.重点高速缓冲存储器。.难点高速缓冲存储器。第八章计算机系统结构安全（-）课程内容.系统结构安全概述。（讲授+案例）.安全攻击与策略。（讲授）.安全处理器体系结构。（讲授+案例+自学）（二）教学要求.掌握计算机系统结构的安全攻击模型及对应策略。.了解具体的硬件后门攻击、软件/物理攻击等方法。.了解安全处理器体系结构及其实现机制。(三)重点与难点.重点硬件后

15、门攻击、安全处理器体系结构。.难点安全处理器体系结构。三、本课程开设的实验项目编号实验项目名称学时类型要求支撑的课程目标1数码管和七段译码器4设计性必做课程目标2、52七人表决器2设计性选做课程目标2、53加减运算电路4设计性必做课程目标3、54ALU电路4设计性必做课程目标3、55流水灯4设计性必做课程目标4、56流密码器4设计性选做课程目标4、57彩灯控制器4设计性选做课程目标4、58多周期控制器4设计性必做课程目标4、59流水线控制器2设计性选做课程目标4、510存储器组织4设计性必做课程目标3、511模型机数据通路4验证性选做课程目标4、512高速缓冲存储器4设计性选做课程目标3、5实

16、验1数码管和七段译码器1.实验目的(1)熟悉HDL设计工具和实验验证工具。(2)熟悉数码管和七段译码器的工作原理。(3)熟悉组合电路的HDL设计方法。2.实验要求(1)阅读实验指导熟悉实验流程，用7个开关驱动数码管的7个段，理解数码管的驱动原理；(2)设计4位二进制-七段译码器，并与开关和数码管连接。(3)编译下载，验证功能。实验2七人表决器.实验目的(1)熟悉HDL的编程。(2)熟悉七人表决器的工作原理。(3)进一步熟悉组合电路的设计方法。.实验要求(1)设计七人表决模块，用一个LED灯指示表决是否通过，用七段数码管显示赞成的人数。(2)在顶层模块中实例化七人表决模块和七段译码器，并与输入输

17、出连成七人表决电路。(3)编译下载，验证功能。实验3加减运算电路.实验目的(1)理解二进制加法，掌握补码与真值的对应关系；(2)理解使用加法器电路和辅助控制逻辑实现补码加减运算；(3)理解标志位的含义；(4)掌握加减运算电路的HDL描述方法；.实验要求(1)熟练使用实验板、数字电路开发工具及实验调试工具；(2)理解实验任务，对给定的加减运算电路实验模型，能够使用HDL进行加减运算电路的描述, 对完成后的电路能够独立设计验证方案并实施验证，分析实验现象，表述实验结论。实验4 ALU电路.实验目的(1)理解ALU电路结构；(2)掌握ALU运算电路的HDL描述方法；.实验要求(1)熟练使用实验板、数

18、字电路开发工具以及实验调试工具；(2)理解实验任务，对给定的ALU运算电路实验模型，能够用HDL进行ALU电路描述，对完成 后的电路能够独立设计验证方案并实施验证，分析实验现象，表述实验结论。实验5流水灯.实验目的(1)学会使用HDL语言设计时序电路。(2)用HDL语言设计移位寄存器和计数器功能模块。.实验要求(1)用HDL设计一个移位寄存器，用移位寄存器的并行输出驱动一组LED指示灯，用按键作为 时钟，每按一次按键LED移动一位，并且不停地循环，形成流水灯效果。(2)设计一个计数器用来将系统时钟分频到10Hz,使流水灯能够自动循环移动。(3)将移位寄存器改为参数化模块设计，通过在顶层修改参数来改变