工业篇EDA研究框架

1、目录创新之处 3 HYPERLINK l _TOC_250012 EDA：半导体产业皇冠上的明珠 3 HYPERLINK l _TOC_250011 EDA 概述：芯片设计必备工具，绘制半导体国产化新蓝图 3 HYPERLINK l _TOC_250010 EDA 特点：软件质量、生态建设构筑壁垒，知识产权拓展产品边界 5 HYPERLINK l _TOC_250009 EDA 的历史与未来：产品功能由点及面，四大驱动力引领未来 7 HYPERLINK l _TOC_250008 全球格局：巨头三足鼎立，产品与生态体现核心能力 13 HYPERLINK l _TOC_250007 市场规模：百

2、亿美金“卡脖子”赛道，撬动四十倍半导体产业链 13 HYPERLINK l _TOC_250006 主要参与者：三巨头市占率超六成，需求释放促进龙头高增 15 HYPERLINK l _TOC_250005 龙头崛起规律 1：重视拳头产品打磨，加码布局半导体知识产权 18 HYPERLINK l _TOC_250004 龙头崛起规律 2：上下游生态绑定紧密，下游厂商是 EDA 的试金石 22 HYPERLINK l _TOC_250003 国内推演：群雄逐鹿，剑指三百亿元市场机遇 24 HYPERLINK l _TOC_250002 市场规模：近七十亿元市场空间，半导体高景气驱动 EDA 快速

3、增长 24 HYPERLINK l _TOC_250001 主要参与者：国产 EDA 点工具较多，以点带面提升产品能力 25 HYPERLINK l _TOC_250000 成长逻辑：EDA 国产化势在必行，三百亿空间前景广阔 27风险因素 30投资建议 31插图目录图 1：工业软件主要类型 3图 2：半导体产业链 4图 3：数字集成电路设计流程 4图 4：基于 EDA 软件的芯片设计部分步骤示意图 5图 5：Synopsys 政、产、学、研培养模式 6图 6：芯片设计抽象层次 7图 7：Synopsys 公司提供的半导体 IP 7图 8：EDA 发展历程 8图 9：摩尔定律 9图 10：半导

4、体产业链下游应用场景 9图 11：Intel 的 Tick-Tock 发展模式 9图 12：5nm-65nm 芯片研发成本 10图 13：世界主要晶圆代工厂研发线路图 10图 14：后摩尔时代集成电路技术演进路径 10图 15：EDA 技术进步与芯片设计成本关系 11图 16：谷歌使用 AI 辅助芯片布局 12图 17：人类布局（左）与 AI 布局（右）对比 12图 18：Synopsys 云解决方案 12图 19：2020-2022E 各地区半导体产业市场规模 13图 20：2020-2022E 各地区半导体产业市场规模同比增长 13图 21：2020-2022E 各类半导体产品市场规模 1

5、4图 22：2020-2022E 各类半导体产品市场规模同比增长 14图 23：2015-2020 年全球 EDA 软件产品拆分 14图 24：2016-2020 年不同地区 EDA 软件市场规模同比增长 15图 25：2020 年不同地区 EDA 软件市场规模占比 15图 26：2016-2020 年全球 EDA 软件产品规模同比增长 15图 27：2020 年全球 EDA 软件产品规模占比 15图 28：全球 EDA 行业简要格局 16图 29：2015-2020 年国际 EDA 厂商份额占比 17图 30：2018-2020 年 Synopsys、Cadence 公司毛利率 17图 31

6、：2015-2020 年国际 EDA 厂商营收 17图 32：2018-2020 年 Synopsys 公司不同地区营收 18图 33：2018-2020 年 Cadence 公司不同地区营收 18图 34：国际 EDA 巨头厂商产品矩阵 19图 35：2015-2020 年 Synopsys 公司三费费率 20图 36：2015-2020 年 Cadence 公司三费费率 20图 37：Synopsys，Cadence，Mentor 公司并购历史 20图 38：2017-2020 年 Synopsys 营收拆分 22图 39：2016-2020 年 Cadence 公司营收拆分 22图 40

7、：台积电大联盟 23图 41：台积电 EDA 联盟合作伙伴 23图 42：FDXcelerator 项目合作伙伴 23图 43：2014-2020 年中国集成电路市场规模 24图 44：中国 EDA 软件市场规模 24图 45：2014-2020 年中国集成电路设计业销售规模变化 25图 46：2010-2020 年中国芯片设计企业数量变化 25图 49：2018-2020 年我国 EDA 工具市场竞争格局 26图 49：国产 EDA 在设计流程上的分布图 26图 50：2019-2020 集成电路产业链各环节企业人才需求占比情况 29图 51：2018-2020 年中国 EDA 行业人才情况

8、 29表格目录表 1：研发设计类软件知识结构 5表 2：Synopsys 公司 EDA 人才培养模式 5表 3：PDK（Process Design Kit）的作用与意义 6表 4：芯片设计不同流程常用仿真和验证工具 18表 5：Cadence、Synopsys、Mentor 拳头产品 18表 6：Synopsys 公司部分历史并购 21表 7：Cadence 公司部分历史并购 21表 8：中国部分 EDA 厂商主营业务 27表 9：2019 年以来集成电路、EDA 相关政策 27表 10：日本 DRAM 攻关研究内容 28表 11：从半导体产业市场规模和 EDA 软件渗透率测算中国 EDA

9、软件市场空间 30 创新之处1、本报告系统梳理了 EDA 企业崛起规律，提出核心产品能力及方案完整度、IP 能力储备、产业链协同是龙头公司三大壁垒，其背后是持续的政策/人才/资金支持。2、通过对比国内外半导体与 EDA 行业发展历史与现状，我们认为在国内半导体设计/制造等全链条加速发展的背景下，EDA 在国内半导体产业的渗透率有望从 0.6%提升至 2.6%，产值望超 300 亿元，其中国产化比例有望大幅提升。3、本报告梳理了海外与国内产业的生态格局，不同厂家在不同功能点上竞争优劣差异，为未来研究跟踪公司产品竞争力指明了方向。 EDA：半导体产业皇冠上的明珠EDA 概述：芯片设计必备工具，绘制

10、半导体国产化新蓝图分类：EDA 属工业软件类研发设计软件。工业软件是在工业领域应用的软件，包括系统软件、编程语言、应用软件和中间件等。按照产品形态、用途和特点的不同，工业软件市场可进一步细分为研发设计软件、生产控制软件、信息管理软件以及嵌入式软件。在多类工业软件中，研发设计软件位于“卡脖子”环节，价值高，研发难度大。研发设计软件对人才素质要求高、产品可靠性需求强、行业 know how 知识需求大。图 1：工业软件主要类型资料来源：工信部，中国工业技术软件化产业联盟，科技创新与应用报，赛迪顾问，概念：EDA 软件面向电子设计领域，提供电路设计、布线、验证、仿真等功能。EDA是电子设计自动化软件

11、，其前身是计算机辅助设计 CAD 和计算机辅助工程 CAE。CAD 的研发起源于 20 世纪 60 年代，旨在通过计算机及相关设备辅助设计人员工作。电子设计领域中，设计师起初通过 CAD 软件进行 IC 版图设计、PCB 布线布局等。随着电路逐渐复杂，仿真需求日渐凸显，CAE 通过增加模拟、仿真、时序分析等功能辅助设计者在设计阶段预知产品功能。EDA 软件面向电子设计领域的超大规模集成电路（VLSI），进一步完善电路设计、布线、验证、仿真等功能，提供芯片设计解决方案。图 2：半导体产业链资料来源：前瞻产业研究院，功能：EDA 帮助设计师实现自抽象到具体的全流程设计，同时提供多层级仿真验证，确保

12、功能可靠。架构设计：根据客户需求提出具体设计架构，划分模块功能；设计实现：通过硬件描述语言（VHDL、Verilog HDL 等）对模块功能进行描述，实现 RTL 级代码；逻辑综合：将 HDL 代码转换为门级网表 netlist；DFT 实现：为后续测试进行测试电路实现；物理设计：为实际布局布线。与芯片设计不同阶段对应，EDA 软件提供不同层级的验证、仿真等功能，包括设计规则、布局布线、版图检查等。根据 Synopsys 数据，设计流程中仿真验证步骤占约 70%时间。以 7/5nm 以下工艺的设计规则检查 DRC（Design Rule Check）检测为例，DRC 检测需数天完成一次迭代，其

13、中包括 10 万次 DRC 计算操作和 1 万条复杂规则。仿真验证功能至关重要，仿真验证在芯片设计阶段估计芯片性能，确保半导体芯片成品满足用户需求。图 3：数字集成电路设计流程资料来源：芯华章 EDA2.0 白皮书，图 4：基于 EDA 软件的芯片设计部分步骤示意图资料来源：CMP，EDA 特点：软件质量、生态建设构筑壁垒，知识产权拓展产品边界EDA 软件的三大评估维度是可靠性、及时性和功能模块的丰富性，软件质量、生态建设、半导体知识产权分别体现了可靠性、及时性、丰富性，构筑 EDA 壁垒。可靠性指的是基于 EDA 软件进行的芯片设计、模拟仿真等步骤是否能帮助芯片设计者在设计阶段解决芯片设计问

14、题，预知芯片表现。及时性指的是 EDA 软件能否及时更新下游代工的最新工艺，从而保证芯片设计人员能够根据下游代工厂的生产工艺进行布局布线。丰富性指的是 EDA 厂商提供的半导体 IP 的丰富程度能否满足芯片设计师的需求。我们认为，软件质量的高低决定了软件可靠性，生态建设的程度决定了 EDA 软件工艺更新的及时性，半导体 IP 的数量和质量决定了 EDA 软件的丰富性。从软件质量层面看，高素质人才、用于研发并购的资金是决定软件质量的重要因素。高素质人才：EDA 软件开发难度大，需要具备高素质复合型人才。根据 Synopsys 公司官网，EDA 工具的复杂性和开发难度对于人才质量需求较高，掌握数学

15、、物理、计算机、芯片设计等多行业知识的复合型人才备受青睐。根据 Synopsys 官网资料，培养一名成熟的 EDA 研发人员往往需要十年时间，期间经历高校培养、企业实习、项目实践、不断精进等。EDA 软件的发展离不开高素质人才，EDA 厂商是否有足够的高素质研发人员是衡量 EDA 企业竞争力的重要标准之一，芯片设计产业的发展决定于高校的人才梯队建设。表 1：研发设计类软件知识结构知识结构大类具体科目微分几何、计算几何、有限元分析、数值代数、建模（实体造型、拓扑等）、场论、数值方法、网格剖分、优化数学算法、张量分析等物理场材料、半导体、结构力学、流体力学、分子动力学、光学、热力学、声学、电磁学等

16、计算机计算机架构、编程语言、数据库、计算机图形学、软件工程、智能科学、并行计算等工程知识硬件在环 HIL、垂直领域知识、工程数据库图库、DFx 面向设计制造规范、数字制造、系统设计、制造工艺等资料来源：智研咨询，表 2：Synopsys 公司 EDA 人才培养模式培养步骤培养时间培养目的高校课题研究4-5 年坚持理论基础，理解 EDA 模式企业初步实用化开发2-3 年应用理论基础，开发 EDA 软件，了解业内需求项目挫败与反思2-3 年如果项目未达预期目标，开发人员反思过失并提升能力培养步骤培养时间培养目的实践中提升在后续项目中不断精进技能资料来源：Synopsys 官网，图 5：Synops

17、ys 政、产、学、研培养模式资料来源：Synopsys 官网用于研发、并购的资金：并购成就 EDA 巨头，研发维持龙头地位。国际 EDA 龙头厂商 Synopsys 和 Cadence 2020 年营收分别为 36.9、26.8 亿美元，研发费率分别为 35%、 39%，近年来龙头企业持续进行高研发支出。EDA 厂商通常难以以一己之力构建全流程 EDA 软件，国际 EDA 三巨头的发展过程中共并购 200 余次。从零打造具有全流程解决方案的 EDA 软件厂商，其成功的必要条件之一为用于研发和并购的资金充裕。由于半导体产业特点为投资的回报周期较长，因此具有国家或者相关产业基金支持的厂商更有底气进

18、行高研发投入和大规模并购。从生态建设层面看，产业链上下游的双向迭代是生态建设重要方式，帮助 EDA 软件提升工艺更新的及时性。与下游代工厂的深度结合有助于 EDA 厂商加快软件革新。芯片设计厂商根据下游代工厂提供的 PDK（Process Design Kit）工具进行布局设计，复杂芯片的流片成本以百万元计价，时间以月为单位，稳定的 EDA 软件可保证流片成功率。和下游代工厂进行深入绑定的 EDA 厂商生态体系完善，有能力提供更加稳定和及时的工艺革新，为芯片设计公司提供及时的工艺制程。表 3：PDK（Process Design Kit）的作用与意义PDK内容PDK 是一组描述半导体工艺细节的

19、文件，供芯片设计 EDA 工具使用。客户会在投产前使用晶圆厂的 PDK，确保晶圆使用场景厂能够基于客户的设计生产芯片，保证芯片的预期功能和性能。多目标信息功耗、性能、面积（PPA）等技术文件：描述相关设计规则与设计规则检查工具；参数化单元（PCell）：描述晶体管（及其他器件）的可能定制方法，供设计师在 EDA 工具中使用；包含内容寄生参数提取及版图与原理图对照文件：描述半导体器件，供 EDA 工具识别版图中的器件并在网表中准确呈现；器件型号：描述模拟中用到的所有无源和有源器件（如晶体管）的电气行为；布局与布线、填充、EM/IR、电磁模拟和需要额外支持的专业 EDA 工具资料来源：格罗方德官网

20、，从知识产权层面看，半导体 IP 提供成熟的功能模块，帮助芯片设计人员提升芯片设计效率，拓宽 EDA 产品边界。为了简化芯片设计难度，EDA 厂商将固定的功能模块化为半导体 IP（SIP, Semiconductor Intellectual Property），降低芯片设计难度，半导体下游新场景如 5G 等催发面向 EDA 软件的新需求，促进 EDA 软件提供面向新场景的相关功能实现。相关产业发展对半导体需求增加，下游新场景催生面向新业务 SIP 模块，推动 EDA软件市场规模持续增长。芯片设计公司根据需求进行芯片设计，成熟的功能可通过采购 SIP实现高效、可靠的芯片设计。以 Synopsy

21、s 为例，公司在接口、存储器、处理器、安全性等多领域具有丰富的 SIP 经验积累。图 6：芯片设计抽象层次图 7：Synopsys 公司提供的半导体 IP资料来源：The tides of EDA（作者： Alberto Sangiovanni- Vincentelli），芯华章 EDA2.0 白皮书资料来源：Synopsys 官网EDA 的历史与未来：产品功能由点及面，四大驱动力引领未来EDA 软件历史进程：EDA 软件的发展历经三个大阶段，第一阶段是 CAD 阶段，第二阶段是 CAED 阶段，第三阶段是 EDA 系统设计阶段，第四阶段是现代化 EDA 阶段。第一阶段：计算机辅助设计（CAD

22、）阶段。上世纪七八十年代，由于芯片复杂度低，芯片设计人员可以通过手工操作完成电路图的输入、布局和布线。七十年代中期，可编程逻辑设计技术的出现使得芯片设计自动化成为可能，交互图形编辑、晶体管版图设计、规则检查等功能提升了芯片设计的自动化程度。第二阶段：计算机辅助工程（CAE）阶段。20 世纪 80 年代，EDA 技术进入发展和完善阶段，推出的 EDA 工具以逻辑模拟、定时分析、故障分析、自动布局和布线为核心，重点解决功能检测等问题，利用这些工具，设计师能在产品制作之前预知产品功能和性能。 80 年代后期，EDA 工具已可以进行设计描述、综合与优化和设计结果验证。同时期，EDA 商业化雏形显现。1

23、980 年，Mead, C.和 Conway, L.出版超大规模集成电路系统导论，论文提出使用编程语言进行芯片设计，从而启发了 VHDL 和 Verilog 等工具的诞生。使用编程语言进行芯片设计进一步降低了芯片设计师工作的复杂程度，是 EDA 商业化中的重要推动力。第三阶段：电子系统设计自动化（EDA）阶段。二十世纪九十年代，随着芯片设计流程的标准化发展以及集成电路设计方法论的完善，EDA 芯片设计工具百花齐放：可编程逻辑阵列、标准单元库、全/半定制设计、专用集成电路设计等。通过抽象封装，芯片设计师从底层的布局布线的繁杂工作中解脱出来，根据芯片应用需求通过自顶向下，自抽象到具象的设计方法成为

24、主流。第四阶段：现代 EDA 技术。进入 21 世纪后，EDA 工具快速发展，并已贯穿集成电路设计、制造、封装、测试的全部环节。在仿真验证和设计两个层面支持标准硬件语言的 EDA 软件工具功能更加强大，更大规模的可编程逻辑器件不断推出，系统级、行为级硬件描述语言趋于更加高效和简单，EDA 工具的发展加速了集成电路产业的技术革新。图 8：EDA 发展历程资料来源：电子发烧友网，四大因素驱动 EDA 软件未来发展：摩尔定律、设计方法学创新、AI 赋能、EDA 上云。随着集成电路的发展，芯片的复杂性、集成度日益增加，EDA 工具有效保证芯片设计中不同层次设计的可靠性，提升设计效率，从而缩短设计周期。

25、摩尔定律：硬件工艺革新趋缓，EDA 软件重要性凸显，引领摩尔定律实现。英特尔公司创始人戈登摩尔于 1975 年在 IEEE 国际电子组件大会上提交论文，预言每两年半导体芯片上集成的晶体管和电子数量翻一倍。半导体工艺制造制程进步使得芯片每单位面积可布置更多的晶体管，目前常用的集成电路通常集成数十亿晶体管。半导体制造厂商、芯片设计厂商从硬件、软件两方面推动摩尔定律预言实现。受到研发成本高、量子效应等因素影响，半导体制造厂商的生产工艺革新趋缓，对摩尔定律驱动力减弱，从而导致 EDA软件重要性愈发凸显。图 9：摩尔定律图 10：半导体产业链下游应用场景资料来源：The Economic Impact

26、of Moores Law: Evidence from when it faltered（作者：Neil Thompson）资料来源：Synopsys 官网以 Intel 研发模式为例，半导体制造工艺、芯片架构设计合力驱动芯片性能提升。根据 Intel 官网资料，为实现摩尔定律预言，英特尔采取 Tick-Tock 的研发模式，在研发的 Tick周期以芯片制造工艺的进步实现摩尔定律预言，在 Tock 周期以芯片架构的革新实现摩尔定律预言。受研发成本高、量子效应等影响，制程工艺革新趋缓，硬件革新出现瓶颈，因此 EDA 软件重要性凸显，帮助实现芯片架构快速升级。图 11：Intel 的 Tick-

27、Tock 发展模式资料来源：Intel 官网我们认为，制程革新的趋缓主要有研发成本、量子效应两点因素，对应凸显了 EDA软件的价值：研发成本因素：伴随芯片制程的提升，研发投入加速增长，由于硬件成本较高，因此 EDA 软件的改进重要性凸显，帮助芯片架构升级。根据市场研究机构 IBS 数据，5nm 制程芯片研发费用为 4.76 亿美元。3nm 制程芯片研发费用为 5-15 亿美元；工艺开发成本为 40-50 亿美元；晶圆厂运营成本为 150-200 亿美元。目前具备世界先进制程研发能力的厂商仅有台积电、三星、英特尔等。2018 年，因高昂的研发成本，当时排名世界第二的代工厂格罗方德放弃 7nm 制

28、程的研发。中芯国际能够量产 14nm 制程芯片，12nm、7nm制程芯片处于研发过程中。低制程芯片研发成本加速提升，因此，EDA 软件的改进对芯片性能的提升显得尤为重要，EDA 软件革新可进一步帮助改进芯片架构。图 12：5nm-65nm 芯片研发成本图 13：世界主要晶圆代工厂研发线路图资料来源：IBS资料来源：IC Insights量子效应因素：量子效应阻碍工艺革新，EDA 模拟仿真可将量子效应带来的影响考虑在内，在设计环节提供仿真验证方式。根据 Semiconductor Engineering 资料，量子效应在 5nm 制造工艺中的相关影响可以通过代工厂的限制性设计规则在芯片设计阶段规

29、避。但是当制程进入 3nm 及以下，芯片设计者在芯片设计阶段就需要考虑到量子效应所带来的影响。对纳米级半导体设计进行模拟仿真是 EDA 软件的新赛道，也是半导体制程能否进一步降低的关键。面对工艺制程更新趋缓，三个不同维度的演进路径有望进一步推动摩尔定律预言发展。延续摩尔定律指引：延续摩尔定律旨在单芯片上集成更多的晶体管，进一步提升芯片性能；扩展摩尔定律指引：扩展摩尔定律旨在将逻辑、模拟、存储等功能的模块叠加在同意芯片 上，对 EDA 软件的复杂设计功能提出更高的要求；超越摩尔定律指引：超越摩尔定律则 是基于新工艺、材料、器件等进行创新，对 EDA 工具在新器件的模拟仿真提出更高要求。图 14：

30、后摩尔时代集成电路技术演进路径资料来源：赛迪智库设计方法学创新：EDA 工具助力芯片设计研发成本降低。2013 年，美国加州大学圣地亚哥分校 Andrew Kahng 教授测算，2011 年设计一款面向消费端市场的芯片成本为四千万美元，如果 EDA 技术自 1993 年开始止步不前，那么这款芯片的设计成本将为 77亿美元。可重复利用 IP 模块，异构芯片等驱动 EDA 技术进步。EDA 软件与芯片设计技术共同进步，提升芯片设计效率，降低研发成本。图 15：EDA 技术进步与芯片设计成本关系资料来源：赛迪智库AI 赋能：通过学习芯片设计师的设计经验，进一步提升芯片设计效率。从 RTL 级别编程至

31、 GDSII 级别文件生成需要芯片设计师数月的时间完成设计、仿真、综合、模拟等环节，本世纪早期，EDA 公司就在尝试使用机器学习算法进行辅助。随着芯片设计相关数据的积累，计算机计算能力的提升，芯片设计复杂性增加以及人工智能技术的进展等因素的驱动，人工智能在芯片设计领域的重要性初步显现，EDA 软件中的规律性、调试性的性能有望在 AI 的支持下自动化实现，从而提高 EDA 软件易用性，降低芯片设计成本，提高芯片设计效率。国家级、企业级的项目着眼 AI 赋能 EDA 软件。案例一：美国国防部高级研究计划局（DARPA）在 2017 年提出“电子复兴计划（ERI）”，其中电子设备智能设计（IDEA）

32、项目对于 AI 赋能 EDA 工具进行设想，其目标为“设计工具在版图设计中无人干预”，即将芯片设计师的设计经验固化为机器学习模型的输出目标，构建统一的版图生成器，从而实现版图设计的自动化、智能化，并进一步提升设计效率。案例二：Synopsys 公司对于 AI 的布局主要涉及 AI 驱动的设计应用程序 DSO.ai 解决方案；机器学习增强型设计工具；AI 芯片设计解决方案。其 AI 解决方案的客户主要有三星电子、英国人工智能芯片制造商 Graphcore、萨瑞电子等。案例三：谷歌公司刊发在自然杂志 2021 年 6 月刊上的文章表明，AI 在数字电路布局布线领域取得一定进展，使用 AI 设计的电

33、路布局有望应用在谷歌公司下一代 TPU 产品上。图 16：谷歌使用 AI 辅助芯片布局图 17：人类布局（左）与 AI 布局（右）对比资料来源：Nature 官网资料来源：Nature 官网EDA 上云：云化 EDA 具备计算能力强、资本支出友好等多项优势。云化 EDA 主要是通过云技术将 EDA 软件部署在云端，构建 EDA 云平台，主要优势有如下四点：云端服务器具有较强的计算能力，芯片设计企业如需设计复杂芯片，具有强大计算能力的云服务器是芯片设计的底层保障；云端服务器无需前期大额费用，芯片设计企业无需在芯片设计前购置本地软硬件设施，可根据企业需求灵活使用计算资源；云端服务器的访问不受地理环

34、境约束，芯片设计企业的设计师们可以随时随地对于云端软件进行访问；云端服务器提供 EDA 软件配套环境，便于 EDA 厂商向高校等机构推广自身 EDA产品，进行人才梯队建设。图 18：Synopsys 云解决方案资料来源：Synopsys 官网 全球格局：巨头三足鼎立，产品与生态体现核心能力市场规模：百亿美金“卡脖子”赛道，撬动四十倍半导体产业链半导体产业：四千亿美元规模增长稳健，亚太地区市占率稳居第一，半导体产业方兴未艾。根据WSTS 世界半导体贸易统计协会数据，2020 年世界半导体领域市场规模达4404亿美元，2014-2020 年 CAGR 为 4.62%。其中集成电路 2020 年市场

35、规模达 3612 亿美元，占半导体产业规模 82%，2014-2020 年 CAGR 为 4.50%。根据 WSTS 预测，全球半导体产业在 2021、2022 年增速将分别达到 19.7%、8.8%，对应市场规模 5270、5730 亿美元，半导体产业发展方兴未艾。根据地区划分：亚太地区增速引领。根据 WSTS 预测，2021 年，半导体产业市场规模各地区增速中，亚太地区 23.5%、欧洲 21.1%、日本 12.7%、美国 11.1%，半导体产业链第三次转移促成亚太增速引领。图 19：2020-2022E 各地区半导体产业市场规模（单位：百万美元）图 20：2020-2022E 各地区半导

36、体产业市场规模同比增长（%）美国欧洲日本亚太美国欧洲日本亚太全球700,000600,000500,000400,000300,000200,000100,000-365,49837,52095,36645,446105,98141,09243,30348,335116,304271,03236,471334,70520202021E2022E25.0%20.0%15.0%10.0%5.0%0.0%-5.0%-10.0%20202021E2022E资料来源：WSTS（含预测），资料来源：WSTS（含预测），根据产品划分：存储器等新兴领域有望快速发展。2021 年，半导体产业市场规模增速中，存储

37、器将达到 31.7%、传感器 22.4%、模拟电路 21.7%、光电器件 9.8%、Mos Micro（MPU、MCU 等）8.1%。图 21：2020-2022E 各类半导体产品市场规模（单位：百万美元） 图 22：2020-2022E 各类半导体产品市场规模同比增长（%）700,000600,000500,000400,000300,000200,000100,000-分立器件光电元件传感器集成电路25.0%20.0%15.0%10.0%5.0%0.0%-5.0%分立器件光电元件传感器集成电路全球361,226436,372478,2211440,39692719,30923,804148

38、4,3271628,15446,68429,22620202021E2022E20202021E2022E资料来源：WSTS（含预测），资料来源：WSTS（含预测），EDA 软件：EDA 软件处半导体产业链最上游，2020 年全球市场规模达 115 亿美元。根据 ESD Alliance（Electronic System Design Alliance）电子系统设计联盟数据，2020年全球 EDA 市场规模 115 亿美元，同比增长 11.6%，2015 年至 2020 年 CAGR 为 8%。图 23：2015-2020 年全球 EDA 软件产品拆分（单位：百万美元 ）CAEICPCB/M

39、CMSIPServices382.40414.202584.90644.501591.00423.702934.00731.401727.70437.503356.60440.103349.00391.903447.604038.40790.401831.00872.901900.401004.202081.501047.702337.302570.902706.502941.803142.403347.203661.4012,00010,0008,0006,0004,0002,0000201520162017201820192020资料来源：ESD Alliance，根据地区划分：美国、亚太

40、地区占比近八成，亚太地区增速引领，规模有望超美国成全球第一。2020 年美国、欧洲中东非洲、日本、亚太地区营收分别为 48.8、16.0、9.7、 40.2 亿美元，占比分别为 43%、14%、8%、35%，分别同比增长 9.9%、6.3%、8.2%、17.1%，2015-2020 年 CAGR 分别为 6.7%、5.9%、4.3%、11.9%。亚太地区 EDA 软件市场规模持续高增长。图 24：2016-2020 年不同地区 EDA 软件市场规模同比增长（%）图 25：2020 年不同地区 EDA 软件市场规模占比全球EDA软件地区增速（%）美国欧洲、中东、非洲日本亚太20.0%15.0%1

41、0.0%5.0%0.0%-5.0%-10.0%美国欧洲、中东、非洲日本亚太亚太 35日本欧洲、中东、非洲美国 4320162017201820192020814资料来源：ESD Alliance，资料来源：ESD Alliance，根据产品划分：CAE/SIP/IC 三者占比超八成，SIP 保持高增速成主驱动力。半导体产业链上游 EDA 软件根据类型可分为计算机辅助工程 CAE、半导体知识产权 SIP、IC 物理设计、印刷线路板 PCB 和多芯片模块 MCM 以及其他相关服务。2020 年 SIP 规模 40.4亿美元，占比 35%，增速 17.1%，引领 EDA 软件行业增长。图 26：20

42、16-2020 年全球 EDA 软件产品规模同比增长（%）图 27：2020 年全球 EDA 软件产品规模占比（%）20.0%15.0%10.0%5.0%0.0%-5.0%-10.0%-15.0%CAEICPCB/MCMSIPServicesCAEICSIP35PCB/MCMPCB/MCMSIPServicesServices3CAE32IC20162017201820192020921资料来源：ESD Alliance，资料来源：ESD Alliance，EDA 软件之于半导体产业链：百亿美金卡脖子赛道，撬动四十倍半导体产业链。根据 ESD Alliance 电子系统设计联盟数据，2020

43、年 EDA 软件产业规模达 115 亿美元，结合 WSTS 测算的半导体产业 2020 年市场规模 4404 亿美元，EDA 软件占半导体产业规模2.6%。EDA 软件位处半导体产业链最上游，EDA 软件是下游半导体产业链的“卡脖子”环节，地位不言而喻。主要参与者：三巨头市占率超六成，需求释放促进龙头高增全球市场中，Synopsys、Cadence 和 Mentor Graphics 呈三足鼎立之势，对 EDA软件具备深度理解，也与下游电子设计与制造厂商绑定较深。Synopsys：成立于 1986 年，创始团队曾就职于通用电气的微电子中心，创始人 Aart de Geus 博士的导师是加州大学

44、伯克利分校 SPICE 模拟程序之父 Rohrer 教授，公司初期公司具备逻辑综合技术，融资来自于下游企业通用电气和哈里斯半导体公司。Synopsys公司目前是 EDA 软件工具厂商，并提供技术先进的集成电路设计与验证平台，半导体知识产权和设计服务。Cadence：由SDA 公司和ECAD 公司在 1988 年合并而成，其中 SDA 公司成立于 1983年，创始团队为加州大学伯克利分校的学生和贝尔实验室的研究员，融资来自于下游企业（爱立信、通用电气、哈里斯半导体公司、美国国家半导体公司各 100 万美元）以及风险投资公司（共计 100 万美元）。SDA 公司尽管初期遇到困难，但是凭借其合伙模式

45、最终实现持续盈利。Cadence 公司目前提供 EDA 软件、仿真硬件和知识产权等。Mentor Graphics：成立于 1981 年，创始团队来自于美国俄勒冈州电子制造公司 Tektronix，创始团队同样具有半导体制造产业背景。2017 年 Mentor 被德国西门子公司收购成为其 EDA 部门。全球 EDA 行业按照营业收入规模大体可分为三个梯队。参与者根据营收分类，第一梯队为 Synopsys、Cadence 和 Mentor 公司，年营收大于 10 亿美元，在 EDA 行业具有显著领先优势；第二梯队为 Ansys 等公司，年营收在五千万至四亿美元之间，具有部分领域的全流程工具从而具

46、备局部领先优势；第三梯队包含国微集团、概伦电子等公司，年营收小于三千万美元，主营业务为聚焦于某些特定领域的点工具，在产品矩阵的集成度、完整度等方面与前两梯队具有一定差距。图 28：全球 EDA 行业简要格局资料来源：赛迪智库Synopsys、Cadence 和Mentor Graphics 总营收占全球EDA 软件市场份额超 60%。根据 ESD Alliance 数据，2020 年 EDA 全球市场规模 114.67 亿美元。根据营业收入，我们测算Synopsys、Cadence 公司市场份额分别为 32.14%、23.40%。Mentor Graphics 2017年被西门子公司收购后，营

47、收不单独披露。2017 年，根据 ESD Alliance 数据，全球 EDA软件规模为 93.58 亿美元，经我们测算得 Synopsys、Cadence 和 Mentor Graphics 的市场份额分别为 29.12%、20.76%、13.71%，三者共计 63.59%。2018-2020 年 Synopsys、Cadence 公司毛利率为 76%以上及 87%以上。图 29：2015-2020 年国际 EDA 厂商份额占比（%）图 30：2018-2020 年 Synopsys、Cadence 公司毛利率35.00%30.00%25.00%20.00%SynopsysCadenceMe

48、ntor Graphics32.1632.72 32.1428.7328.4229.1221.8121.3120.7622.0322.74 23.40SynopsysCadence90.00%87.9088.6088.6188.00%86.00%84.00%82.00%15.00%10.00%5.00%0.00%15.9413.8613.7180.00%78.00%76.4276.00%74.00%72.00%70.00%77.6078.44201520162017201820192020201820192020资料来源：ESD Alliance，Wind，资料来源：Wind，营收增速：巨头增

49、速高于行业，集中度提升，龙头优势地位加深。Synopsys、Cadence公司 2020 年营收分别为 36.9、26.8 亿美元，分别同比增长 9.66%、14.83%。Synopsys、 Cadence 2015-2020 年营收 CAGR 分别为 10.4%、9.5%，营收增速均高于 EDA 软件平均 8%的 CAGR。根据 Synopsys 公司 2020 年报披露，公司营收同比增长 9.66%主要由 SIP 的 license 授权和服务营收增加所致。根据 Cadence 公司 2020 年报，公司营收同比增长 14.83%主要由软件和 SIP 收入增长所致。图 31：2015-20

50、20 年国际 EDA 厂商营收（单位：百万美元）4,0003,5003,0002,5002,0001,5001,000500-SynopsysCadenceMentor Graphics Synopsys (yoy)Cadence (yoy)Mentor Graphics (yoy)3,1213,3613,6852,242,7021,2442,423,816,1812,725,943,282,683,138,336-1221111220152016201720182019202020%15%10%5%0%-5%-10%资料来源：公司财报，EDA 巨头全球布局，美国营收占比近半，市场机会广阔。2

51、020 年 Synopsys 公司营收根据区域划分，美国营收贡献 48.1%，占比近半，欧洲、中国、韩国分别占比 10.5%、%和 10.6%；2020 年 Cadence 公司营收根据区域划分，美国营收贡献占比 40.9%，中国、除中国外其他亚洲地区、欧洲中东非洲分别占 15.2%、18.2%和 17.5%。芯片设计领域相关产业需求强劲，促进 EDA 软件需求高速增长。图 32：2018-2020 年 Synopsys 公司不同地区营收图 33：2018-2020 年 Cadence 公司不同地区营收40003500300025002000150010005000201820192020Ot

52、her Korea China EuropeUnited States300025002000150010005000201820192020JapanEurope, Middle East and AfricaOther Asia ChinaOther Americas United States资料来源：Synopsys 公司财报，资料来源：Cadence 公司财报，龙头崛起规律 1：重视拳头产品打磨，加码布局半导体知识产权EDA 厂商各有拳头产品，依托拳头产品构建全流程解决方案。Synopsys 公司主攻数字芯片设计、静态时序验证确认以及 SIP 提供；Cadence 公司主攻模拟、数模

53、混合平台，数字后端、DDR4 IP 等；Mentor 主攻后端验证、可测试性设计、光学临近修正等，各家分别有主打的拳头产品，同时也有配套的全流程工具。芯片设计公司可根据其设计的芯片类型采购对应 EDA 厂商的全流程工具。表 4：芯片设计不同流程常用仿真和验证工具工具分类工具供应商Digital SimulatorNC-Verilog Verilog-XLCadenceVCSSynopsysEquivalence CheckEncounter Caonformal Equivalence CheckerCadenceFormality, ESPSynopsysFormalProMentorWav

54、eform ViewerDebussy, VerdiNovasAnalog SimulatorHspice, NanoSimSynopsysIncisive AMSCadenceAdvance MSMentorRTL Code ConverageHDL ScoreInnovedaVCSSynopsysVN-CoverTransEDARTL Syntax and SRS CheckernLintNovasSpyGlassAtrentaLedaSynopsysC+ Based System TestbenchNucleus C+Mentor公司CadenceSynopsysMentor股票代码CD

55、NS.OSNPS.O2017 年被德国西门子收购总部美国加州圣何塞美国加州山景城美国俄勒冈州威尔森维尔资料来源：与非网，摩尔精英，表 5：Cadence、Synopsys、Mentor 拳头产品公司CadenceSynopsysMentor主要领域电子设计全流程复杂芯片系统 SoCPCB 等领域设计工具拳头产品仿真验证 NC-Verilog，模拟仿真版图资料来源：平台Virtuoso逻辑综合工具 DC，时序分析工具 PT，模拟前端 XA，数字前端 VCS，IP 库DesignWare IPSignoff 工具 Calibre资料来源：各公司官网，图 34：国际 EDA 巨头厂商产品矩阵资料来源

56、：半导体综研资金投入、研发人才是促成 EDA 厂商拳头产品的关键因素。EDA 企业的资金需求主要来源于研发需求和并购需求，人才需求主要来源于对综合型专业人才的需求。研发需求：行业巨头持续高研发提升产品质量，从而形成高营收、高研发、优化产品、降本增效的良性循环。根据Synopsys 和Cadence 公司财报数据，2015-2020年两公司管理费率维持 7%波动；销售费率随着市场格局逐步稳定从而稳步下降；研发费率保持较高水平，Synopsys 公司研发费率约 34%，Cadence 公司研发费率约 40%。高昂的研发费率维持行业巨头领先优势，持续固化技术壁垒。图 35：2015-2020 年 S

57、ynopsys 公司三费费率（%）图 36：2015-2020 年 Cadence 公司三费费率（%）R&DS&MG&A40%35353335343535%30%25%2121202019R&DS&MG&A45%37404141403940%35%30%242222212120%1725%20%1910%15% 7778785%0%20152016201720182019202015% 67766610%5%0%201520162017201820192020资料来源：Synopsys 公司财报，资料来源：Cadence 公司财报，并购需求：EDA 三巨头历史并购上百次，补全产品矩阵。根据南山

58、工业书院工业软件组统计，EDA 国际三巨头历史并购共 200 余次，并购范围覆盖工具、SIP 公司等。一家 EDA 软件公司难以独立研发出色的 EDA 软件前端后端全流程，收购点技术出色的 EDA 软件公司并进行整合成就 EDA 巨头。图 37：Synopsys，Cadence，Mentor 公司并购历史资料来源：知识自动化微信公众号（南山工业书院工业软件组）复合人才需求：EDA 软件依赖相关复合型人才提升产品质量。根据前文对 EDA软件人才需求的介绍，EDA 软件青睐具有数理背景、计算机知识以及芯片设计经验的复合型人才。复合型人才能够在求解方程、仿真可靠性等方面提升产品的性能和可靠性，为芯片

59、设计厂商顺利流片保驾护航。根据 Synopsys 年报，截至 2020年 10 月 31 日，公司拥有雇员 15036 名，约 80%以上是工程师，其中近半数拥有硕士及以上学位。半导体知识产权 SIP 成新增长点，EDA 厂商布局于此构建完成解决方案，竞逐增量市场。根据Synopsys 和Cadence 公司发展历史，其前期收购主要是通过收购点工具公司，不断完善自身产品矩阵，最终形成全流程解决方案。近些年收购主要布局 SIP 模块及面向新场景的仿真测试工具。以 Synopsys 为例，公司近两年分别收购德国汽车软件开发、仿真、测试工具企业 QTronic GmbH；FPGA 电路板解决方案公司

60、 DINI Group；存储器、接口 SIP 公司 eSilicon；存储器、接口 SIP 公司 INVECAS 等。表 6：Synopsys 公司部分历史并购年份历史事件1986Synopsys 前身 Optimal Solutions, Inc.成立1987Optimal Solutions, Inc.搬至山景城、公司命名为 Synopsys1990收购 Zycad 公司，完善 VHDL 仿真业务1995收购 Silicon Architects 公司，完善下一代门阵列技术1997收购 Epic Design Technology 公司，补全分析技术；收购 Viewlogic System