课程设计报告及说明书模板

1、-. z.科技大学课 程 设 计 说 明 书课程名称题 目学 院 班 级 学生 指导教师 齐晶晶、雷鸣 日 期 2012.12.21课程设计任务书（指导教师填写）课程设计名称 现代电子系统课程设计 学生专业班级设计题目 数字移相信号发生器设计 课程设计目的掌握数字移相信号发生器的工作原理和设计方法；掌握DDS技术的工作原理；掌握GW48_SOPC实验箱的使用方法；了解基于FPGA的电子系统的设计方法。设计容、技术条件和要求基于DDS技术利用VHDL设计并制作一个数字式移相信号发生器。（1）基本要求：a频率围：1Hz4kHz，频率步进为1Hz，输出频率可预置。bA、B两路正弦信号输出，10位输出

2、数据宽度c相位差围为0359，步进为1.4，相位差值可预置。d数字显示预置的频率（10进制）、相位差值。（2）发挥部分a修改设计，增加幅度控制电路（如可以用一乘法器控制输出幅度）。b输出幅度峰峰值0.13.0V，步距0.1Vc其它。时间进度安排布置课题和讲解：1天 查阅资料、设计：4天实验：3天 撰写报告：2天主要参考文献何小艇 电子系统设计 大学 2008.1松 黄继业 EDA技术实用教程 科学 2006.10齐晶晶 现代电子系统设计实验指导书 电工电子实验教学中心 2009.8指导教师签字： 2012年 12月3日课程设计任务书（指导教师填写）课程设计名称 现代电子系统课程设计 学生专业班

3、级设计题目 直流电机控制设计 课程设计目的学习直流电机PWM的FPGA控制；掌握PWM控制的工作原理；掌握GW48_SOPC实验箱的使用方法；了解基于FPGA的电子系统的设计方法。设计容、技术条件和要求利用PWM控制技术实现直流电机的速度控制。（1）基本要求：a速度调节：不少于4档，可实现加减档控制。b能控制电机的旋转方向。c通过红外光电电路测得电机的转速，设计频率计用4位10进制显示电机的转速。（2）发挥部分a设计去抖动”电路，实现直流电机转速的精确测量。b修改设计，实现直流电机的闭环控制，旋转速度可设置。c其它。时间进度安排布置课题和讲解：1天 查阅资料、设计：4天实验：3天 撰写报告：2

4、天主要参考文献何小艇 电子系统设计 大学 2008.1松 黄继业 EDA技术实用教程 科学 2006.10齐晶晶 现代电子系统设计实验指导书 电工电子实验教学中心 2009.8指导教师签字： 2012年 12月3日课程设计任务书（指导教师填写）课程设计名称 现代电子系统课程设计 学生专业班级设计题目 简易数字频率计设计 课程设计目的掌握高速AD的使用方法；掌握频率计的工作原理；掌握GW48_SOPC实验箱的使用方法；了解基于FPGA的电子系统的设计方法。设计容、技术条件和要求设计一个具有如下功能的简易频率计。（1）基本要求：a被测信号的频率围为120kHz，用4位数码管显示数据，十进制数值显示

5、。b被测信号为幅值13V的方波、脉冲信号。c具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。 d当测量脉冲信号时，能显示其占空比（精度误差不大于1%）。 （2）发挥部分a修改设计，实现自动切换量程。b扩宽被测信号能测量正弦波、三角波。c其它。时间进度安排布置课题和讲解：1天 查阅资料、设计：4天实验：3天 撰写报告：2天主要参考文献何小艇 电子系统设计 大学 2008.1松 黄继业 EDA技术实用教程 科学 2006.10齐晶晶 现代电子系统设计实验指导书 电工电子实验教学中心 2009.8指导教师签字： 2012年 12月3日-. z.摘 要在现代的信号分析和处理领域，高精度的频率

6、和相位测量非常重要，它是理论和工程分析的重要工具。使用模拟或数字示波器测量频率，是我们最常用的方法，同时也是不是很精确的方法；同时如果要测量两路信号的相位差，使用示波器又不是很方便。而且示波器的价格最低需要几千元，对于普通人来讲不是最佳选择。在本文中，我们设计了一个频率相移测量仪。主要分为如下几个部分：电源模块：一般仪器都是直接连接到220V、50Hz交流电上的，而一般数字系统以及芯片都是工作-12V+12V以，因此需要一个电源转化模块，同时，由于电源模块功率较强，同时，会产生大量的电磁干扰，会对后面的数字系统产生比较大的影响，因此需要加入一个光电耦合网络，使得前级的影响传递不到后级。频率测量

7、模块：常用的频率测量方法有很多。具体的方案论证将在下面进行。相移测量模块：常用的相移测量方法有很多。具体的方案论证将在下面进行。相移频率发生模块：产生一组频率和幅度相同的正弦波，且同时频率可调，用来输入相位测量模块用于信号检测。单片机显示模块：利用单片机实现显示功能。关键词：频率、相移、VHDL、单片机、FPGA、DDS摘要要求400字以。主要包括总体方案，实现方法，实现的功能、特点等。目 录一.任务解析3二.系统方案论证3三.电源模块设计33.1稳压电源模块综述.33.2稳压电路分析.43.3电路参数计算.4四. 频率测量模块设计.54.1设计方案论证.54.2方案的选择.64.3方案的实现

8、.6放大整形电路.6频率测量电路设计.8数据处理.9键盘显示电路.9五.数字相移信号发生器105.1 方案论证.105.3电路的设计和实现10FPGA实现信号发生.10滤波平滑模块.11六. 相移测量模块.116.1方案论证116.2方案选择12输入整形电路.13FPGA的是实现.13七.总结.14可采用二三级目录结构。一任务解析审题，明确设计目标。根据对设计选题的理解，明确要做什么，要达到什么要求（参数、指标）。绘制出系统原理框图二系统方案论证对整个系统进行模块划分，方案论证可根据设计任务的具体情况分为系统方案论证和各个模块子系统的方案论证。方案论证应对所要完成的设计任务，参考相关资料，提出

9、系统设计方案，拿不同方案进行对比分析，选择你能够实现的方案，并明确指出为什么要选择此方案，较其它方案有何优点。在方案比较中应至少提供两种以上的实现方案，每种方案只需提供原理框图并说明每个方案的特点，说明各自的优缺点。在原理框图的基础上应采用现代电子系统设计方法进行系统设计，对系统的各组成环节进行原理说明。2.1 总体方案与比较论证方案一：采用函数发生器（如ICL8038）产生频率可变的正弦波，方波，三角波三种周期性波形。此方案实现电路复杂，难于调试，且要保证技术要求的指标困难，故方案不理想。方案二：采用单片机控制合成各种波形波形的选择，生成及频率控制均由单片机编程实现。此方案产生的频率围，步进

10、值取决于所采用的每个周期的输出点数及单片机执行指令的时间。此方案的优点是硬件电路简单，所用器件少，且实现各种波形相对容易，在低频区基本能实现要求的功能；缺点是精度不易满足，产生波形频率围小，特别难以生成高频波形。方案三：采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。此方案得到的波形稳定，精度高，产生波形频率围大，容易产生高频。比较以上三种方案的优缺点，方案三简洁、灵活、可扩展性好，能完全达到设计要求，故采用第三种方案。2.2系统原理与结构主要芯片选型STC89C52单片机：资源丰富，有8K字节可重擦写Flash闪速存储器，256*8字节部RAM，32个可编程I/O

11、口线，3个16位定时/计数器，8个中断源，可编程串行UART通道低功耗空闲和掉电模式 ；性能优越， 1000次擦写周期，全静态操作：0Hz24MHz。 DAC0800：不需要任何驱动，连好电路即可使用，使用方便，转换频率可达到1MHz。LM084：工作电压围大，输出电流大，运行速度达到16V/us,相对LM324性能更优越。 TDA2030A：体积小巧，输出功率大，静态电流小（50mA以下），动态电流大（能承受3.5A的电流），负载能力强。 系统结构系统主要由液晶显示模块、FPGA模块（时钟）、DA转换模块、滤波模块、调幅模块、按键输入模块及功率放大模块构成。主控制器为STC89C52系列单片

12、机，系统采用总线技术，这样仅占用了单片机的少量接口和IO资源就可以组建起整个系统，使得硬件和软件设计更为方便，也利于以后的扩展；FPGA模块实现波形数据的存储与输出；DA转换模块作用将波形数据转换为模拟量。液晶显示器用于显示波形、幅度、频率等。硬件系统框图见图。 图 硬件系统框图三. 电源模块设计。四.频率测量模块设计每个模块的设计要有模块的方案论证、方案的实现方法及设计过程及相应仿真和仿真结果分析。对于方案论证上面已经提及要求电路图及设计文件电路图应采用Protel或Orcad等电路设计CAD软件绘制，软件流程图应采用Visio绘制，VHDL源程序容应规、清晰、工整、合乎规。方案仿真方案的具

13、体实施，按实际实施过程认真做好原始记录，可以包括单元电路仿真分析，部分指标测试（实际效果）等等。关键程序代码，主要流程图。时序仿真结果应给出测试向量、系统与关键模块的时序波形，并进对所仿真效果做分析，得出结论，描述现象。4.1设计方案论证数字频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下有以下两种思路：1.利用一个较大的周期信号作为参考信号，计量在一个周期出现的被测信号的数目，最终我们可以通过计数器求出信号的频率。2.利用一个频率较高来测量，具体来说就是计量被测信号在一个周期的能够经历多少个参考频率。因此，同样也可以测量出具体信号的值。但是，我们可

14、以看到以上的两种方法本身有一些缺陷。对于第一种方法，如果被测信号的频率和参考信号的频率接近的话，则测量出的结果就一定会有比较大的误差。对于第二种方法，如果被测信号的频率和比较的的话，会造成计数值的比较大的误差，因此第二种方法不适合测量低频率的信号。因此，为了保证测量的精度，就必须采用分段进行测量，也就是在低频的时候采用第二种方法，在高频时采用第一种方法。在具体是现实时，又可以采用单片机或者FPGA来实现，具体有如下方案：方案一：我们可以以AT89C51单片机为核心，利用他部的定时计数器完成待测信号周期频率的测量。大致原理如下所述：单片机AT89C51部具有2个16位定时计数器，定时计数器的工作

15、可以由编程来实现定时、计数和产生计数溢出时中断要求的功能。在定时器工作方式下，在被测时间间隔，每来一个机器周期，计数器自动加1（使用12 MHz时钟时，每1s加1），这样以机器周期为基准可以用来测量时间间隔。在计数器工作方式下，加至外部引脚的待测信号发生从1到0的跳变时计数器加1，这样在计数闸门的控制下可以用来测量待测信号的频率。外部输入在每个机器周期被采样一次，这样检测一次从1到0的跳变至少需要2个机器周期（24个振荡周期），所以最大计数速率为时钟频率的124（使用12 MHz时钟时，最大计数速率为500 kHz）。定时计数器的工作由运行控制位TR控制，当TR置1，定时计数器开始计数；当TR

16、清0，停止计数。在高频时，我们可以利用单片机产生一个低频信号，例如周期为一秒，用来进行测量高频信号。而在低频时，我们可以采用单片机发生一个10K的信号，采用在综述中所说的第二种方法。方案二：我觉得，如果采用FPGA来实现，我们可以利用FPGA来实现在单片机系统中的计数部分。这样可以节省单片机的系统资源，考虑到在下面的相移网络设计中也需要利用单片机和FPGA，但单片机的系统资源相对有限，因此我们建议在这里单片机主要用于控制，而FPGA则可以用来进行计数之类的事情。方案三：全部利用FPGA来实现，即利用FPGA产生时钟。由于FPGA的工作频率比单片机的高很多，因此可以考虑直接利用FPGA产生信号的

17、高频参考频率，这样就可以在一定程度上利用前面综述的第二种方法，同时能够在误差围满足误差要求。但是，利用FPGA处理产生参考频率，有一个最大的问题：这样会导致在低频和高频是。方案四：分离元件设计方案：本方案利用大量数字芯片，通过各种逻辑关系构成，但由于芯片无编程性，如果完成本次大赛的所有要求难度较大，只能完成部分功能，同时电路复杂。在实际应用中存在很多问题。4.2方案的选择我们最终选择第二种，具体理由有如下几点：由于FPGA本身是将大量的逻辑功能继承与一个器件，集成度要远远高于单片机，能够利用的资源也相对充裕，因此可以较好地完成要求。由于对于FPGA的设计，可以直接采用VHDL硬件语言直接进行的

18、，在不同的场合，我们只要对语言进行适当的改动，就可实现具体情况具体应用。因此，利用FPGA来进行开放，其可移植性更强。利用FPGA和单片机协调来进行开发，只要利用较少的器件就可以实现系统的功能。由于单片机通过中断可以较准确地产生信号需要的信号频率，同时，单片机的控制能力比较强。4.3方案的实现：具体我们将该模块分为以下几个方面来实现：放大整形电路：对于我们设计的方案，可以看到，系统能够精确测量的是方波信号。因此，输入信号就必须转变成方波信号。需要一个整形电路，将输入信号转变为方波信号。这个可以采用过零比较器来实现。所以我们在选择过零比较器芯片处理时间必须很短，因此我们选择了LM311，它的管脚

19、图如下：图三LM311管脚图具体参数如下：输入电压的值为正负30V之间反应时间为200纳秒利用过零比较器来实现，如果输入信号的电压值太小，就会造成整形后的方波信号的上升时间太大，这个会严重影响系统测量的精度。对于此，我们可以将信号先进行放大，然后将放大，再输入到系统中以后，能够有效地2减少信号的上升时间和下降时间。具体的电路如下：图四：自动增益控制电路通过这样一个自动增益网络，可以调节由于输入信号幅度不同所带来的影响。将由自动增益网络得到的信号输入到如下网络：图五：放大整流模块在相位差测量过程中，不允许两路信号在放大整形电路中发生相对相移。如图5所示，第一级运放将输入信号放大约3.6倍，这主要

20、考虑到经过自动增益控制电路以后信号的幅度在8伏左右，而LM311能够承受的最大输入电压为30V，所以我们考虑到将信号放大3.6倍。第二级运放用作比较器，经3.3k的限流电阻和D3组成的限幅电路以及二极管D5和7414整形后，使其转换成TTL电平的信号。信号通过这样自动增益控制电路和放大整流电路之后，信号就转化为近似等幅度，上升时间和下降时间都可以忽略的比较完美的TTL电平。频率测量电路设计频率测量电路执行过程的模拟框图如下：系统初始化频率测量量程选择频率大小FPGA计数（方案一）FPGA计数（方案二）显示 频率较大频率较小 图六：系统实现方案FPGA的设计：我们利用FPGA来实现计数，需要实现

21、一个计数器和一个锁存器，由于考虑到要进行量程的变换，所以需要两组：计数器：计数器以待测信号作为时钟,清零信号clear到来时,异步清零;test-en为高电平时开始计数。计数是以十进制数显示,本文设计了一个简单的10kHz以信号的频率机计，如果需要测试较高的频率信号，则将dout的输出位数增加，当然锁存器的位数也要增加 。锁存器：当test-en下降沿到来时，将计数器的计数值锁存，这样可由外部的七段译码器 译码并在数码管显示。设置锁存器的好处是显示的数据稳定，不会由于周期性的清零信号而不断闪烁。锁存器的位数应跟计数器完全一样。具体执行过程：系统进行初始化单片机利用定时中断0产生一个1Hz的参考

22、信号，经过两分频之后，我们可以得到一个脉宽为1秒的时钟信号。将其输入FPGA作为计数器的使能信号，当参考信号为高电平时，计数器就开始计数，当待测信号每过来一个脉冲，计数器就增加一。当参考电压变为低电平时，计数器就停止计数，同时将值传递给单片机由单片机判断计数器的值，如果输入的值小于100,说明输入信号的频率太小，因此不适合使用总方案一。否则就使用总方案二。从而实现了测量量程的自动转换。具体采用相应的方案来完成频率的测量。最终将测量的结果通过LED显示图相位增量寄存器图是相位增量分段寄存器仿真图，从图中可以看出，在时钟的激励下,累加器的仿真结果是正确的.图累加器的仿真结果数据处理。五.数字相移信号发生器。六：相移测量模块。七. 总结7.1测试性能概览频率幅度测试输入频率（HZ）输入幅度（）输出频率（HZ）输出幅度（） 247.2 测量误差分析及改善措施 整个系统板由手工焊接完成，其余器件在单面板上完成布局和布线，无法避免线路之间与外界的电磁干扰，从而会导致一定误差。 在系统构建中，由于受到运放速度的影响，高频部分产生了很大的失真，在幅度调节部分，由于DAC0800对幅度的控制不成线性关系，幅度调节的偏差很大，