Xilinx All Programmable SoCZynq-7000 总结(1)

1、Xilinx All Programmable SOC Zynq-7000 总结总结Iyoyoo2013年年9月月1日日主要内容主要内容2Zynq 7000平台简介平台简介Zc702基本系统的建立和运行基本系统的建立和运行 Zc702定制定制IP的设计流程的设计流程 基于基于Zc702的的linux3.3系统移植系统移植 基于基于Zc702的的 Android2.3系统移植系统移植 Zynq 7000平台简介平台简介3All Programmable (全可编程全可编程)平台平台特点特点C语言可以用语言可以用HLS工具转化成工具转化成HDL，设计从以硬件描述语言设计从以硬件描述语言HDL为中心

2、的硬件设计，转换到了以为中心的硬件设计，转换到了以C语言进行功能描述为中心的软硬件协同语言进行功能描述为中心的软硬件协同设计。设计。AXIPS.C.SPLHDL.CHP controllerPS: Processing SystemHLS: High Level SynthesisPL: Programmable LogicAXI: Advanced eXtensible InterfaceGP Mst/SlvZynq7000平台简介平台简介Xilinx的的SOC产品分类产品分类4处理器处理器处理器类型处理器类型器件类型器件类型速度（速度（MHz）DMIPsARM cortex-A9硬核硬核Z

3、ynq-70008002000PowerPC405硬核硬核Virtex-4450680MicroBlaze软核软核Virtex-IIpro150123MicroBlaze软核软核Spartan-38565Zynq7000平台简介平台简介PS：l Cortex A9l Application Processing Unitl Platform Devicel Device ControllerPL：l Xilinx Artix7l 7z010l 7z020l Xilinx Kintex7l 7z030l 7z045l 7z100Zynq-7000平台的系统架构平台的系统架构5Zynq7000平台

4、简介平台简介Zynq-7000系统的处理系统：系统的处理系统：PS6Zynq7000平台简介平台简介PS：l APUl 两个两个Cortex A9 cpul NEON协处理器协处理器l L1=32KB,L2=512KBl Platform Dev.l 256KB-RAM,128KB-ROMl 定时器定时器l 中断控制器中断控制器 l Device controllerl DDR3、GigEl DMA、USBl SD、SPI、I2C、UART Zynq-7000系统的逻辑资源：系统的逻辑资源：PL7Zynq7000平台简介平台简介l PL资源资源lArtix7 ： 7z010、7z020 lKi

5、ntex7：7z030、7z045、7z100l 功耗功耗lPL和和PS分开供电，可关断分开供电，可关断PL降低功耗；再次启动降低功耗；再次启动PL须重配，需根据码流大小计算配须重配，需根据码流大小计算配置时间置时间l PL的配置方式的配置方式l对对PLPL的配置可作为系统启动的一部分，或者在启动后的任何时候对其进行重配。的配置可作为系统启动的一部分，或者在启动后的任何时候对其进行重配。lPLPL可以全部地重新配置或者部分动态地重新配置（可以全部地重新配置或者部分动态地重新配置（PRPR）。）。PR: Partial ReconfigurationPRPR只配置只配置PLPL的一部分。参考设计

6、建议时分复用的一部分。参考设计建议时分复用PLPL资源，如更新设计系数或算法模块等，资源，如更新设计系数或算法模块等，类类似于动态地加载和卸载软件模块。似于动态地加载和卸载软件模块。Zynq-7000系统的互联资源系统的互联资源8Zynq7000平台简介平台简介l AXI_HP:l用于用于PL的四个高性能、高带宽主接口，位宽可配的四个高性能、高带宽主接口，位宽可配64或或32，可访问，可访问PS的的DDR3控制控制器和器和PS的片上的片上RAM资源资源l AXI_GPl四个通用接口四个通用接口(两主两从两主两从)，每个位宽为，每个位宽为32，可访问，可访问PS的的DDR3控制器、控制器、PS的

7、片上的片上RAM资源和其他从设备资源和其他从设备l AXI_ACPl用于用于PLPL的一个加速一致性主端口。提供快速访问的一个加速一致性主端口。提供快速访问CPUCPU，可选的与，可选的与L1L1或或L2L2缓存一致缓存一致性性Zynq-7000系统的互联资源系统的互联资源9Zynq7000平台简介平台简介Zynq-7000系统的功能块构成系统的功能块构成10Zynq7000平台简介平台简介SDKXPSXPS:Xilinx Platform StudioSDK:Xilinx Software Developent KitMaster regSlave reg.v .hdl.c ARM软件开发软

8、件开发XPS.c.cpp Zynq-7000系统的功能块构成系统的功能块构成11Zynq7000平台简介平台简介QtAndroidWin CELinux基于基于Zynq 7000嵌入式开发嵌入式开发主要内容主要内容12Zynq 7000平台简介平台简介Zc702基本系统的建立和运行基本系统的建立和运行Zc702定制定制IP的设计流程的设计流程基于基于Zc702的的linux3.3系统移植系统移植 基于基于Zc702的的 Android2.3系统移植系统移植 Zc702基本系统的建立和运行基本系统的建立和运行Zc702 基本系统的建立基本系统的建立13Zc702基本系统的基本系统的建立和运行建立

9、和运行Ref：UG873 (v14.5) Zynq-7000 All Programmable SoC: Concepts, Tools, and Techniques (CTT)l Xilin ISE软件集成有软件集成有Base Syetem Build(BSB) 处理系统创建处理系统创建向导，来创建一个基于向导，来创建一个基于Zc702的嵌入式系统的嵌入式系统l 打开打开Xilinx platform studio，选择，选择BSB创建新工程，硬件创建新工程，硬件工程的名字必须是工程的名字必须是system.xpmZc702 基本系统的建立基本系统的建立14l 选择选择board为为ZC7

10、02,nextl 去掉默认添加的去掉默认添加的IP， BTNs_5Bits、LEDs_8Bits和和SWs_8Bits，nextl 向导流程完成后，可以选择向导流程完成后，可以选择Generate Bitstream，来，来获得下载到获得下载到PL的位流码文件的位流码文件Zc702基本系统的基本系统的建立和运行建立和运行Zc702 基本系统的建立基本系统的建立15l 配置配置PS外设，点外设，点zynq标签，弹出标签，弹出zynq7000的内部结构图，点击绿色部的内部结构图，点击绿色部分，即可配置相应选项分，即可配置相应选项Zc702基本系统的基本系统的建立和运行建立和运行Zc702 基本系统

11、的建立基本系统的建立16l 配置配置PS外设，点外设，点zynq标签，弹出标签，弹出zynq7000的内部结构图，点击绿色部的内部结构图，点击绿色部分，即可配置相应选项分，即可配置相应选项Zc702基本系统的基本系统的建立和运行建立和运行Zc702 基本系统的建立基本系统的建立17l 添加添加IPl双击双击IP Catalog里的里的IP，自动弹出配置对话框，配置完成，自动添加，自动弹出配置对话框，配置完成，自动添加IP，点击，点击Bus Interface,将列出工程中用到的所有将列出工程中用到的所有IPZc702基本系统的基本系统的建立和运行建立和运行Zc702 基本系统的建立基本系统的建

12、立18l 添加添加IP互联互联l 打开打开Ports 对话框，将列出所有对话框，将列出所有IP端口及互联标签，根据实际情况端口及互联标签，根据实际情况进行配置进行配置Zc702基本系统的基本系统的建立和运行建立和运行Zc702 基本系统的建立基本系统的建立19l 查看各查看各IP地址分配地址分配l打开打开Addresses对话框，列出所有对话框，列出所有IP的地址分配的地址分配Zc702基本系统的基本系统的建立和运行建立和运行Zc702 应用系统的建立应用系统的建立20l 在在XPS主界面主菜单下选择主界面主菜单下选择ProjectExport Hardware Design to SDK.，

13、将硬件设计导入将硬件设计导入SDK中中l 点击下点击下图所示的图所示的Export to SDK/Launch SDK（输出到（输出到SDK/启动启动SDK）Zc702基本系统的基本系统的建立和运行建立和运行Zc702 应用系统的建立应用系统的建立21l 出现出现下下图所示的软件开发工（图所示的软件开发工（Software Development Kit, SDK）主界面）主界面Zc702基本系统的基本系统的建立和运行建立和运行Zc702 应用系统的建立应用系统的建立22l 打开打开New Project界面，按如下设置参数界面，按如下设置参数，建立新的应用工程，建立新的应用工程Zc702基本

14、系统的基本系统的建立和运行建立和运行Zc702 应用系统的建立应用系统的建立23l 添加应用工程模板，或者实用空模板，点击“Finish”按钮Zc702基本系统的基本系统的建立和运行建立和运行Zc702 基本系统的运行基本系统的运行24l 开发板开发板JTAG、USB-UART线连接线连接PCl在在SDK主界面左侧的主界面左侧的Project Explorer窗口下，右键选中窗口下，右键选中peripheral_tests_0条目，点击条目，点击鼠标右键出现浮动菜单，在浮动菜单内选择鼠标右键出现浮动菜单，在浮动菜单内选择Run As-Run Configurationsl出现运行配置界面。在该配置界面下，选择出现运行配置界面。在该配置界面下，选择Xilinx C/C+ELF选项，点击鼠标右键，出选项，点击鼠标右键，出现浮动菜单，选择现浮动菜单，选择New。生成新的运行配置界面。生