《微机原理》考纲、试题、答案

1、8考纲、试题、答案一、考试说明本课程为闭卷考试，考试时间90 分钟，考试题型包括以几种题型：1 、单选题：根据要求选出正确答案，每题只有一个正确答案。2 、填空3 、简答题：回答要点，并作简要分析。4、综合分析题二、课程知识要点第一章微型计算机基础知识一、微型计算机的定义微型计算机是指以微处理器为核心，配以大规模集成电路构成的内存储器、输入/ 输出接口电路、输入/ 输出设备及系统总线所组成的计算机。二、微处理器的定义微处理器是指采用大规模集成电路技术，将具有运算器和控制器功能的电路及相关电路集成在一个芯片上的大规模集成电路。微处理器是微型计算机的核心，又称为微型计算机的中央处理器（CPU） 。

2、三、微型计算机系统的定义及组成微型计算机系统是以微型计算机为主体，按不同应用要求，配以相应的外部设备、辅助电路以及指挥微机工作的系统软件所构成的系统。主要由微处理器、内存储器、输入/输出接口电路、输入 /输出设备、系统总线和软件组成。四、微型计算机的主要性能指标微型计算机的主要性能指标有字长、存储容量、运算速度、存取时间和存取周期、可靠性和可维护性、性能价格比等。第二章微处理器的结构及特点一、 8086 CPU 的通用寄存器及主要功能8086 CPU 包含 AX、 BX、 CX、 DX、 SI、 DI、 SP、 BP 共 8 个通用寄存器。其中AX 主要用在字的乘、除法，输入/输出指令中；BX

3、 主要在寄存器间接寻址和XLAT 指令中作基址寄存器使用；CX 主要在串操作指令和LOOP 指令中作计数器使用；DX 主要在字的乘除法指令和输入/输出指令中使用；SI 主要在字符串操作指令中作源变址寄存器使用；DI 主要在字符串操作指令中作目的变址寄存器使用；SP主要在堆栈操作中作堆栈指针使用；BP主要在寄存器间接寻址中作基址指针使用。二、逻辑地址、偏移地址、有效地址和物理地址的含义及关系逻辑地址：是用户程序设计时所采用的地址，其表示形式为“段地址: 偏移地址”。偏移地址：是指某存储单元距离本段段地址的偏移量(距离) ， 偏移地址值最大不超过FFFFH。有效地址即为偏移地址。物理地址：对于 C

4、PU的20条地址线所形成的1MB个存储单元(从小到大范围为00000HFFFFFH )就是存储单元的物理地址，每一个存储单元都有惟一的一个物理地址。物理地址=段基址*16+偏移地址三、时钟周期、总线周期和指令周期的概念时钟周期为一个时钟脉冲的时间长度，是CPU 的基本时间计量单位。总线周期：是CPU 通过总线对存储器或I/O 接口进行一次访问所需要的时间，一个基本的总线周期由4个T状态构成，分别称为 Ti、T2、T3和T4。指令周期：CPU 执行一条指令所需要的时间，不同指令的指令周期是不等长的。四、 8086 CPU 的工作模式8086 CPU 的工作模式分为最大工作模式和最小工作模式，主要

5、区别反映在提供微处理器的数量及总线控制信号的产生。由引脚MN/MX 来控制。第三章 8086 寻址方式和指令系统一、 8086 的寻址方式8086 主要有以下7 中寻址方式，分别为立即寻址、直接寻址、寄存器寻址、寄存器间接、寻址寄存器相对寻址、基址变址寻址、相对基址变址寻址。二、堆栈指令的执行过程(PUSH/POP)PUSH : SP-2f SP srcf (SP+1 , SP)POP ： srcf (SP, SP-1 ) SP+2-SP第五章存储器一、存储器的分类按存储介质可分为半导体存储器、磁介质存储器和光存储器。按存储器与CPU的耦合程度可分为内存和外存。从存取方式, 半导体存储器分为：

6、RAM、 ROM。二、存储器的构成存储器主要包括存储体、地址译码器、读/ 写驱动器、数据寄存器和读/ 写控制逻辑等部分。三、存储器的性能指标1 存储容量2存取速度3 可靠性4 性能价格比5功耗四、SRA附储器和DRA附储器的优缺点SRAM ：优点 : 数据由触发器记忆, 只要不断电, 数据就能永久保存。缺点 : 存储单元所用的管子数目多, 功耗大 , 集成度受到限制。DRAM ：优点 : 存储单元所用的管子数目少, 功耗小 , 集成度高。缺点 : 为避免存储数据的丢失, 必须定期刷新。第六章微机总线技术一、总线的概念及特点总线是在模块与模块之间或者设备与设备之间传送信息的一组公用信号线。优点：

7、 （ 1）可以简化系统结构（ 2）大大减少连线数目（ 3）便于接口设计（ 4）便于系统的扩充（ 5）便于设备的软件设计和故障的诊断、维修等缺点： （ 1）部件或设备间信息传输率受总线带宽的限制（带宽已定，无法改变）（ 2）总线一旦出现故障，则依赖该总线的系统会陷于瘫痪二、总线的分类按传送信息的内容分类，有地址、数据、控制总线按照总线的层次位置分类，有片内总线、片总线、系统总线和外总线三、总线标准和性能指标总线标准包含物理特性、机械特性、功能特性、电气特性性能指标包含总线带宽和总线位宽第七章 I/O 接口概述1、 I/O 接口的概念及主要功能I/O 接口是 CPU 与外设通信所需的电路，是CPU

8、 与外设的联系桥梁。I/O 接口电路主要功能：（ 1）地址译码或设备选择功能（ 2）数据缓冲功能（ 3）输入/输出功能（ 4）信息转换功能（ 5）中断请求与管理功能（ 6）可编程功能2、 I/O 端口的编址方式及优缺点I/O 端口编址通常有两种方式，一种是I/O 端口地址与存储器地址统一编址方式；另一种是I/O端口地址独立编址方式。统一编址优点是无需专门的I/O 指令， CPU 可以像访问存储器那样访问I/O 端口；缺点是端口占用了部分存储器地址空间，使存储器容量减少。独立编址优点是端口所需的地址线少，地址译码器较简单；I/O 指令执行所需时间少，指令长度短； I/O 指令与存储器指令有明显增

9、加区别，使程序编制与阅读较清晰。缺点是增加了I/O 读 /写 控制信号。3、 CPU 与外部设备之间进行信息传送的方式及特点CPU 与外部设备之间的信息传送方式有四种。（ 1 ）无条件传送方式。优点：程序简单，所需的硬件和软件都比较少、传送速度快，但必须在确信外设已准备好的情况下才能使用，否则就会出错。（ 2）程序查询传送方式。优点：硬件线路简单，程序易于实现；缺点是CPU 利用率低下，实时性差。（ 3）中断传送方式。特点：实现了CPU 与外设并行工作，大大提高了CPU 的效率，一般适合于传送数据量少的中低速外部设备。对于高速外部设备的大批量数据传送不适合。第八章 中断技术一、中断、中断向量、

10、中断向量地址及中断向量表的定义中断是指CPU 在正常运行时，由于内、外部事件或由程序预先安排引起的，CPU 暂停正在运行的程序而转去执行内、外部事件或预先安排的事件服务程序，待处理完毕后又回到原来被中止的 程序处继续执行的过程。中断向量：每个中断服务程序的程序入口地址中断向量表：8086 系统把 256 个中断向量集中起来，按对应的中断类型号从小到大的顺序依次存放到了内存的最低端，这个存放中断向量的存储区称为中断向量表。中断向量地址：每个中断向量在中断向量表中占用连续4 个存储单元，其中前2 个单元存放的是中断向量的偏移地址 IP值，后2个单元存放的是中断向量的段地址CS值，4个连续存储单元中

11、的最低地址称为中断向量在中断向量表中的中断向量地址。二、中断处理过程中断处理的一般过程：中断请求、中断响应、中断处理和中断返回。三、中断优先级及几种解决中断优先级的方法中断优先级：CPU 响应每个中断源的优先顺序；解决中断优先级的方法：（ 1 ）软件查询方式（2）硬件排队方式第九章微机基本接口技术与应用一、 8255A 的几种工作方式及各自特点8255A 有方式0、方式1 和方式 2 三种工作方式。方式 0 特点：与外设传送数据时，通常不用联络信号或无固定的I/O 联络信号；可以采用无条件或查询方式传送，输出有锁存，输入有三态缓冲而无锁存功能；A、B、C三个口均可设成此方式，且都能被指定为输入

12、或者输出使用，各端口之间没有规定必然的关系，但同一个端口不能既做 输入又做输出。方式 1 特点：是一种选通输入/输出方式，用以实现CPU 与外设之间的中断或查询方式进行数据传送，使用灵活；用作一个或两个选通输入/输出端口；端口A、 B 均可为方式1 ，均可作为输入口或者输出口；若有一个端口为方式1 ， 则端口 C 中有 3 位被规定为方式1 的应答联络信号，此时，端口 C中的其他引脚即作输入或输出；若端口 A、B都工作在方式1,则端口 C中有6位被作为应 答联络信号，剩下的2位，仍可作为输入或输出。方式2特点：外设可在单一的 8位总线上，既能发送，也能接收数据即双向总线I/O。工作时可用于程序

13、查询方式， 也可工作于中断方式； 方式2只用于端口 A,是方式1的输入和输出的组合； 一个8位的双向总线端口 A和一个5位控制端口 C, 5位控制端口 C是用作端口 A的控制和状态 信息；输入和输出是锁存的。二、8253的几种工作方式及各自特点8253有方式0、方式1、方式2、方式3、方式4、方式5共6种工作方式。方式0主要特点：软件启动，不自动重复计数，计数器只计数一遍；计数过程中，由 GATE信 号控制暂停。送入高电平时允许，低电平时禁止计数；在计数进行的过程中，若写入新的计数初值”，则写完新值后，在下一 CLK脉冲重新开始按新值计数；可以用OUT信号作为中断请求信号。方式1主要特点：输出

14、的单拍脉冲的宽度取决于写入的计数初值N;当计数到0后，如果想再输出一个同样宽度的单拍脉冲，可再送入一个门控信号GATE的上升沿，则再次触发，而不用再送入一个计数初值 N;在计数过程中，若 CPU改变了计数初值，它对本次计数过程不影响，计数到 0 后，若再次触发启动，则按新计数初值开始计数。方式2主要特点：不用重新设置计数初值，计数器能够连续工作，输出固定频率的脉冲；门控 信号GATE为高电平时允许计数，低电平时禁止或停止计数。若门控信号GATE由低电平变为高电平后的下一个CLK脉冲，计数器按原始值重新开始计数；计数过程中可以改变计数值，对正在进行的计数过程不影响，对下一次计数有效，即按改变的计

15、数值进行计数。方式3主要特点：与计数值为偶数或奇数有关；门控信号GATE能使计数过程重新开始；若计数过程中改变计数值，对下次计数有效。方式4主要特点：门控信号 GATE引线送入高电平时允许计数，低电平时则停止计数，再次成为高电平，计数器从计数初值重新开始减1计数；若计数过程中改变计数值，则按新计数值重新开始计数。方式5主要特点：若设置的计数值为 N,则是在写了计数值后的 N+1个CLK脉冲，才输出一 个负脉冲；若在计数过程中使用门控信号 GATE ,则使计数器重新开始计数，但对输出的状态没有影响；若计数过程中改变计数值，只有在新的门控信号的触发下，按新的计数值计数。 三、重点习题1、选择题80

16、86CPU在进行对外设输出操作时，控制信号M/IO和DT/ R必须是（）D.1 和 1BHE与a是（）状态D.1 , 1）条地址线。A .0 和 0B.0 和 1C.1 和 08086系统中若访问奇存储体的一个字节单元，则此时A.1,0B.0,1C.0, 0(3) 8086 CPU 寻址I/O 端口最多使用(A.8B.10C.16D.12(4) 指令MOV AL, 0050川中源操作数的寻址方式为(A. 立即寻址 B.直接寻址C. 间接寻址 D.变址寻址(5) 加电后仍然需要进行数据刷新工作的存储器是()A . SRAM B . EPROM C . DRAM D ,外存(6) 半导体EPRO隔

17、入的内容，可以通过() 擦除。A.紫外线照射B. 电信号 C. 口令D.DOS命令(7) 8253可编程定时/计数器，在初始化时写入的最大计数初值是(A.0000HB.7FFFH C.65535D.FFFFH 芯片741$273是()A.锁存器 B.缓冲器 C.计数器D.中断控制器)级硬件中断。D.23(9) 三片中断控制器 8259A级联能管理(A.24B.22C.21(10) 在总线读周期中，当 CPU从慢速的输入设备读数据时，可能需要在 T4前插入()状态。A . T1 B. T w C. T3 D. T2答案：BBCBC AAABC2、填空(1) 在8086系统中，若用存储容量为 10

18、24X 8位SRAM&片，组成8KB的存储系统，需要 片这样的芯片，每块芯片需 条片内寻址线。(2) 按传送的信息来分，端口可分为 端口、端口和 端口。(3) 中断向量是中断服务程序的入口地址，每个中断向量占 字节。8086系统最多允许允许处理 种类型的中断，所有中断向量组成一张中断向量表，放在存储器的最 低端共 字节。(4) 对于8259A的中断请求寄存器IRR,当某一个IRi端呈现 时，则表示该端有中断请求。(5) 若8255A的系统基地址为2F8H,且各端口都是偶地址，则8255A的三个端口地址为 、。(6)I/O端口的编址方式分为 方式和 方式。(7)8086CPU的存储器组织

19、采用了分体结构，A0引脚作为 的选择信号，BHE引脚作为 的选择信号。答案： (1) 8_； 10(2) SSj 状态：控制(3) 4; 256; 1KB(4)高电平 (5) 2FAH 2FCH 2FEH(6)存储器、I/O 端口统一编址;I/O 端口独立编址(7)偶存储体;奇存储体3、简答题(1)简述8086系统复位(RESE两脚为高电平)后，CPUf要做的操作。答：DS ES SS IP、PSWWt零；CS=FFFFH指令队列清空；从 FFFF0H处开始执行 指令；总线被设置为高阻。(2) CPU与外设间传送数据主要有哪几种方式？其中适用于高速外设进行大量数据传送的 是哪一种？答：CPU1

20、外设间传送数据主要有：程序才制传送方式、中断方式、DMAT式，其中程序控制传送方式，又分为无条件传送方式和查询式传送方式。DMAT式适用于高速外设进行大量数据传送。8253芯片内有几个计数通道？每个计数通道内包含哪些寄存器？答：8253芯片内有三个计数通道，每个计数通道内包括：一个 16位的初值寄存器、一个16位的减法计数器、一个16位输出寄存器。(4) 什么是总线周期？ 8086CPU勺读/写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期TW答：8086CPU经外部总线对存储器或 I/O端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。8086CPU的读/写总线周期通常包

21、括 Ti、T2、T3、T4状态4个时钟周期。在高速的CPU1慢速的存储器或I/O接口交换信息时，为了防止丢失数据，会由存储器或外设通过READY1号线，在总线周期的T3和T4之间插入1个或多个必要的等待状态 T% 用来进行必要的时间补偿。(5) 8086的复位信号是什么？有效电平是什么？CPUt位后，寄存器和指令队列处于什么状态？答：8086的复位信号是 RESET有效电平是高电平，CPUM位后，指令队列清空，寄存器中CS=FFFFH ,其余寄存器的值全部清零。4、综合分析题(1)假设(AX)=1234H, (BX)=5678H, (SP)=1000H,指出执行下面的程序段后，各相关寄存器及堆 栈段中的内容。PUSHAX;(AX)=?,(BX尸？，(SP尸？,栈顶字节SP=?,栈顶第二字节SP+1=?PUSHBX;(AX)=?,(BX尸？ ,(SP)=?,栈顶字节SP=?,栈顶第二字节SP+1=?POPAX;(AX)=?,(BX尸？，(SP尸？，栈顶字节SP=?,栈顶