电子技术基础实验报告教材_第1页
电子技术基础实验报告教材_第2页
电子技术基础实验报告教材_第3页
电子技术基础实验报告教材_第4页
电子技术基础实验报告教材_第5页
已阅读5页,还剩17页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、电子技术实验报告学号: 222014321092015 姓名: 刘 娟 专业: 教育技术学 实验三 单级交流放大器(二)一、 实验目的1. 深入理解放大器的工作原理。2. 学习测量输入电阻、输出电阻及最大不失真输出电压幅值的方法。3. 观察电路参数对失真的影响.4. 学习毫伏表、示波器及信号发生器的使用方法。二. 实验设备: 1、实验台 2、示波器 3、数字万用表三、预习要求1、 熟悉单管放大电路。2、 了解饱和失真、截止失真和固有失真的形成及波形。3、 掌握消除失真方法。四、实验内容及步骤l 实验前校准示波器,检查信号源。l 按图3-1接线。 图3-11、测量电压参数,计算输入电阻和输出电阻

2、。l 调整RP2,使VC=Ec/2(取67伏),测试VB、VE、Vb1的值,填入表3-1中。 表3-1 调 整 RP2测 量VC(V)Ve(V)Vb(V)Vb1(V)6.890.00 0.665.96 l 输入端接入f=1KHz、Vi=20mV的正弦信号。l 分别测出电阻R1两端对地信号电压Vi及Vi按下式计算出输入电阻Ri : l 测出负载电阻RL开路时的输出电压V ,和接入RL(2K)时的输出电压V0 , 然后按下式计算出输出电阻R0;将测量数据及实验结果填入表3-2中。 表3-2Vi(mV)Vi(mV)Ri(W)V(V)V0(V)R0(W)6.8910.81703.71.460.7220

3、55.52、观察静态工作点对放大器输出波形的影响,将观察结果分别填入表3-3,3-4中。l 输入信号不变,用示波器观察正常工作时输出电压Vo的波形并描画下来。l 逐渐减小RP2的阻值,观察输出电压的变化,在输出电压波形出现明显失真时,把失真的波形描画下来,并说明是哪种失真。( 如果R P2=0后,仍不出现失真,可以加大输入信号Vi,或将Rb1由100K改为10K,直到出现明显失真波形。)l 逐渐增大RP2的阻值,观察输出电压的变化,在输出电压波形出现明显失真时,把失真波形描画下来,并说明是哪种失真。如果RP2=1M后,仍不出现失真,可以加大输入信号Vi,直到出现明显失真波形。 表 3-3阻值波

4、 形何种失真正常不失真RP2减小饱和失真RP2增大截止失真l 调节RP2使输出电压波形不失真且幅值为最大(这时的电压放大倍数最大),测量此时的静态工作点Vc、VB、Vb1和VO 。 表 3-4Vb1(V)VC(V)VB(V)VO(V)7.312.540.670.87五、实验报告1、 分析输入电阻和输出电阻的测试方法。按照电路图连接好电路后,调节RP2,使Vc的值在6-7V之间,此时使用万用表。接入输入信号1khz 20mv后,用示波器测试Vi与Vi,记录数据。用公式计算出输入电阻的值。在接入负载RL和不接入负载时分别用示波器测试Vo的值,记录数据,用公式计算出输出电阻的值。2、 讨论静态工作点

5、对放大器输出波形的影响。静态工作点过低,波形会出现截止失真,即负半轴出现失真;静态工作点过高,波形会出现饱和失真,即正半轴出现失真。实验四 负反馈放大电路一、 实验目的 1、熟悉负反馈放大电路性能指标的测试方法。 2、通过实验加深理解负反馈对放大电路性能的影响。二、实验设备 1、实验台 2、示波器 3、数字万用表 三、预习要求1、熟悉单管放大电路,掌握不失真放大电路的调整方法。2、熟悉两级阻容耦合放大电路静态工作点的调整方法。3、了解负反馈对放大电路性能的影响。四、实验电路实验电路如图4-1所示: 图4-1实验注意事项: 实验中如发现寄生振荡,可采用以下措施消除:1、 重新布线,尽可能走短线。

6、2、 避免将输出信号的地引回到放大器的输入级。3、 T1管cb间接30pF的电容。4、 分别使用测量仪器,避免互相干扰。五、实验内容及步骤 1、调整静态工作点连接、点,使放大器处于反馈工作状态。经检查无误后接通电源。调整RP1、RP2(记录当前有效值), 使VC1=( 67V )、VC2=(67V),测量各级静态工作点,填入表4-1中。断开电路测量并记录偏置电阻 表4-1待测参数VC1VB1VE1VC2VB2VE2RARB计算值测量值6.492.720.166.064.003.3628k16.0k相对误差 2、观察负反馈对放大倍数的影响。l 从信号源输出Vi频率为1KHz幅度小于2mV(保证输

7、出波形不失真)的正弦波。l 输出端不接负载,分别测量电路在无反馈(,断开)与有反馈工作时(与连接 )空载下的输出电压Vo,同时用示波器观察输出波形,注意波形是否失真。若失真,减少Vi并计算电路在无反馈与有反馈工作时的电压放大倍数AV,记入表4-2中。 表4-2 待测参数工作方式Vi(mV)V0(V)Av(测量)Av(理论)无反馈RL=2.01.16580RL=5.1K2.00.86430有反馈RL=2.00.99495RL=5.1K2.00.75375 3、观察负反馈对放大倍数稳定性的影响。 RL=5.1K,改变电源电压将Ec从12V变到10V。分别测量电路在无反馈与有反馈工作状态时的输出电压

8、,注意波形是否失真,并计算电压放大倍数,稳定度。记入表4-3中。 表4-3 待测参数工作方式EC=12VEC=10VV0(v)AVV0(v)AV无反馈0.86430有反馈0.753754、观察负反馈对波形失真的影响l 电路无反馈,Ec=12V, RL=5.1K,逐渐加大信号源的幅度,用示波器观察输出波形出现临界失真,用毫伏表测量Vi 、Vo和V0P-P值,记入表4-4中。l 电路接入反馈(a与a连接),其它参数不变, 用毫伏表测量Vi 、Vo和V0P-P值,记入表4-4中。l 逐渐加大信号源的幅度,用示波器观察输出波形出现临界失真,用毫伏表测量Vi 、Vo和V0P-P值,记入表4-4中。 表4

9、-4待测参数工作方式 Vi(mV)V0(V)V0P-P(V)无反馈临 界2临 界2.44.8有反馈Vi同无反馈2V。同无反馈4.8临 界临 界1.982,965、*幅频特性测量(对带宽的影响)在上述实验基础上,不接负载、EC=12V,分别在有、无反馈的情况下调信号源使f改变( 保持Vi不变 )测量Vo,且在0.707VO处多测几点,找出上、下限频率。数据记入表4-5和表4-6中。 表4-5频率方式f(KHz)0.0780.1251.21.51.92.12.36.815无反馈Vo(V)1.641.961.680.707Vomax2.42.4Vomax2.41.680.707Vomax2.321.

10、92AV328392480480480480480464384 表4-6频率方式f(KHz)0.091.0981.11.51.72.12.37.011有反馈Vo(V)1.751.831.40.707Vomax22Vomax21.40.707Vomax3.723.68AV350364400400400400400六、实验报告1、整理实验数据,填入表中并按要求进行计算。2、总结负反馈对放大器性能的影响。 有负反馈,放大器的放大倍数降低了,提高放大信号的稳定性,减小失真。 实验七 运算放大器的基本运算电路一、 实验目的 1、了解运算放大器的基本使用方法。 2、应用集成运放构成的基本运算电路,测定它们

11、的运算关系。1、 学会使用线性组件uA741。二、实验设备 1、实验台 2、示波器 3数字万用表。三、实验说明运算放大器有三种连接方式:反相、同相和差动输入,本实验主要做比例运算。四、实验内容及步骤1、调零:按图7-1接线,接通电源后,调节调零电位器RP,使输出Vo=0(小于±10mV),运放调零后,在后面的实验中均不用调零了。 图7-12、反相比例运算:电路如图7-2所示,根据电路参数计算Av=VO/Vi=?按表7-1给定的Vi值计算和测量对应的V0值,把结果记入表7-1中。图7-2反相比例运算 表7-1Vi(V)0.30.50.71.01.11.2理论计算值 V0(V)-3.0-

12、5.0-7.0-10-11-12实际测量值 V0(V)-3.0-5.0-7.1失真失真失真实际放大倍数 Av101010.1临界失真值:0.86v 3、同相比例运算:电路图如7-3所示:图7-3根据电路参数,按给定的Vi值计算和测量出对应不同Vi值的Vo值,把计算结果和实测数据填入表7-2中。 同相比例运算 表7-2Vi(V)0.30.50.71.01.11.2理论计算值 V0(V)3.05.07.0101112实际测量值 V0(V)2.924.646.56失真失真失真实际放大倍数 AV9.739.289.37五、实验报告 1、整理实验数据,填入表中。2、分析各运算关系。经过实际测量与运算,可

13、知比例为10倍。 3、分析Vi超过1.0 V时,输出Vo电压现象。 由于实验器材等的影响在Vi=0.86的时候失真。Vi超过1.0时,V。更是出现失真现象,示波器得到不规则的正弦图数字部分实验实验二 组合逻辑电路分析一实验目的1. 掌握组合逻辑电路的分析方法2. 验证半加器、全加器、半减器、全减器、奇偶校验器、原码/反码转换器逻辑功能。二、实验设备及器件1. SAC-DS4数字逻辑实验箱 1个2. 万用表 1块3. 74LS00 四二输入与非门 3片4. 74LS86 四二输入异或门 1片三、实验内容与步骤1、分析半加器的逻辑功能(1) 用两片74LS00(引脚见附录)按图41接线。74LS0

14、0芯片14脚接+5V,7脚接地。图41(2) 写出该电路的逻辑表达式,列真值表(1) 按表4-1的要求改变A、B输入,观测相应的S、C值并填入表4-1中。(2) 比较表4-1与理论分析列出的真值表,验证半加器的逻辑功能。 表4-1 输 入输 出ABSC0000011010101100 2、分析全加器的逻辑功能1)用三片74LS00按图4-2接好线。74LS00芯片14脚接 +5v,7脚接地.图4-22) 析该线路,写出Sn、Cn的逻辑表达式,列出其真值表。3) 表4-2利用开关改变An、Bn、Cn-1的输入状态,借助指示灯或万用表观测Sn、Cn的值填入表4-2中。4) 表4-2的值与理论分析列

15、出的真值表加以比较,验证全加器的逻辑功能。 表4-2输 入输 出AnBnCn-1SnCn0000000110010100110110010101011100111111 3、分析半减器的逻辑功能(1) 用两片74LS00按图4-3接好线。74LS00芯片14脚接 +5v,7脚接地.图4-3(2)分析该线路,写出D、C的逻辑表达式,列出真值表。(3)按表4-3改变开关A、B状态,观测D、C的值并填入表4-3中。(4)将表4-3与理论分析列出的真值表进行比较,验证半减器的逻辑功能。 表4-3输 入 输 出ABDC00000111101011004、分析全减器的逻辑功能 图4-4(1)用一片74LS

16、86和两片74LS00按图4-4接线。各片的14脚接 +5V,7脚接地。(2) 分析该线路,写出Dn、Cn的逻辑表达式,列出真值表。(3) 按表4-4改变An、Bn、Cn-1的开关状态,借助万用表或指示灯观测输出Dn、Cn的状态并填入表4-4中。(4) 对比表4-4和理论分析列出的真值表,验证全减器的逻辑功能。 表4-4输 入输 出AnBnCn-1DnCn0000000111010110110110010101011100111110 5、分析四位奇偶校验器的逻辑功能1)用74LS86按图4-5接好线。74LS86芯片14脚接 +5v,7脚接地.图4-5 2)分析该线路,写出逻辑表达式,列出真

17、值表。3) 按表4-5改变A、B、C、D开关状态,借助指示灯或万用表观测输出F状态,填入表4-5中。4) 对比表4-5与理论分析列出的真值表,验证奇偶校验器的逻辑功能。 表4-5 输 入输 出ABCDQ00000000110010100110010010101001100011111000110010101001011111000110111110111110五、实验报告要求1、将各组合逻辑电路的观测结果认真填入表格中。2、分析各组合逻辑电路的逻辑功能。半加器:不考虑来自低位的进位而只将两个1位二进制数相加。全加器:两个多位二进制相加时,出最低位以外,其他每一位相加都要考虑低位的进位。全减器:

18、采用本位结果和借位来显示,将两个二进制数进行减法运算。3、学会用与非门设计半加器、全加器、半减器、全减器。4、独立操作,交出完整的实验报告。实验三 3/8译码器一、实验目的1、掌握中规模集成电路译码器的工作原理及逻辑功能。1、 学习译码器的灵活应用。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS138 3-8线译码器 2片4. 74LS20 双四输入与非门 1片三、实验内容与步骤74LS138管脚图见附录,其与非门组成逻辑图见图5-1。图5-1控制输入端S1=1,S2=S3=0,译码器工作,否则译码器禁止,所有输出端均为高电平。1、译码器逻辑功能

19、测试1) 按图5-2接线。图5-22) 根据表5-1,利用开关设置S1、S2、S3、及A2、A1、A0的状态,借助指示灯或万用表观测Q0-Q7的状态,记入表5-1中。 表5-1输 入输 出 S1S2S3A2A1A0Q0Q1Q2Q3Q4Q5Q6Q701111111111111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110 2、 用两片74LS138组成4-16线译码器按图5-3接线,利用开关改变输入D0-D3的

20、状态,借助指示灯或万用表监测输出端,记入表5-2中,写出各输出端的逻辑函数。 图5-3表5-2输 入输 出D3D2D1D0Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q15000001111111111111110001101111111111111100101101111111111111001111101111111111110100111101111111111101011111101111111111011011111101111111110111111111101111111110001111111101111111100111111111101111111

21、010111111111101111110111111111111101111110011111111111101111101111111111111101111101111111111111101111111111111111111103、利用译码器组成全加器线路 用74LS138和74LS20按图5-4接线,74LS20芯片14脚接 +5v,7脚接地.利用开关改变输入Ai、Bi、Ci-1的状态,借助指示灯或万用表观测输出Si、Ci的状态,记入表5-3中,写出输出端的逻辑表达式。 图5-4输 入输 出S1AiBiCi-1SiCi00010000010011010101010110111001

22、0110101111001111111表5-3 四、实验要求:1、整理各步实验结果,列出相应实测真值表。输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000002、总结译码器的逻辑功能及灵活应用情况。 只有当S。=1、S1+S2=0,译码器才处于正常工作,否则被禁止。其中A2、A1、A0为地址输入端,Y 0Y 7为译码输出端,S1、S2、S3为使能端。译码器将每种二进制代码组合译成对应的一根输出线上的电平信号,3-8译码器是

23、3位二进制代码,八种组合,故有8个对应的输出信号。实验五 数据选择器实验一、实验目的1、 掌握中规模集成电路数据选择器的工作原理及逻辑功能。2、 学习数据选择器的应用。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS153双四选一数据选择器 1片三、实验内容与步骤 74LS153双四选一数据选择器,其引脚图见附录。两个选择器各有一个控制端(S1、S2),共用一组输入选择代码A0-A1,输出为原码,其内部逻辑图如图9-1所示。图9-11、 74LS153双四选一数据选择器功能测试1) 按图9-2接线。 图9-2) 利用开关按表9-1改变输入选择代码的

24、状态及输入数据的状态,借助指示灯或万用表观测输出Q的状态填入表9-1中。 表9-1输 入输 出SA1A0DQ10000D0D。001D1D1010D2D2011D3D32、 用74LS153双四选一数据选择器实现全加功能1) 全加器的真值表表9-2 全加器的真值表输 入输 出ABCn-1SC0000000110010100110110010101011100111111表中S为全加器的和,C为向高位进位。2) 用“74LS153双四选一数据选择器”的8个置数端实现Cn-1,则全加器功能如下表:表9-3 “双四选一数据选择器”构成全加器功能表输 入输 出ABC1C2SC000 1D00 2D00

25、0001 1D00 2D010011 1D10 2D110010 1D11 2D101101 1D2O 2D2 10100 1D21 2D201110 1D31 2D301111 1D31 2D311 3) 按图9-3接线。图9-34) 改变开关输入状态,借助指示灯或万用表观测输出,验证全加器功能。5) 10脚接地,13脚接电源。改变开关输入状态,借助指示灯或万用表观测输出,验证全加器功能。四、实验要求 1、分析数据选择器的逻辑功能。地址输入输出A1A0Y00D001D110D211D3 2、分析用数据选择器实现全加功能的机理。 当使能控制端 非S1=0,非S2=0时,数据选择器才能正常工作,

26、使能控制端为低电平有效。 实验六 触发器实验一、实验目的1、 掌握D触发器和J-K触发器的逻辑功能及触发方式。2、 熟悉现态和次态的概念及两种触发器的次态方程。二、实验设备及器件1、 SAC-DS4数字逻辑电路实验箱 1个2、 万用表 1块3、 74LS74 双D触发器 1片4、 74LS112双J-K触发器 1片三、实验内容与步骤1、 74LS74触发器逻辑功能测试1)按图10-1接线。图10-12)直接置位(SD)端复位(RD)端功能测试。利用开关按表10-1改变、的逻辑状态(D,CP状态随意),借助指示灯或万用表观测相应的、状态,结果记入表10-1中。表10-1输 入输 出CPDQ101

27、1011101100011 任意状态3)与CP端功能测试从端输入单个脉冲,按表10-2改变开关状态。将测试结果记入表10-2中。 表10-2输 入输 出 n+1DCP原状态n=0原状态n=10110011001111111112、74LS112 触发器逻辑功能测试。1) 按图10-2接线。图10-2 2)直接置位()复位()功能测试 利用开关按表10-3改变 和的 状态,J、K、CP可以为任意状态,借用指示灯和万用表观察输出状态并将结果记入表10-3中。 表10-3输 入输 出CPJKQ101010110111010101100011任意状态 3) 翻转功能测试。 图10-2中CP端加单脉冲,

28、按表10-4利用开关改变各端状态,借助指示灯或万用表观测输出端,状态记入表10-4。 表10-4 输 入输 出 Qn+1JKCP原状态n=0原状态n=1001101011001011101011000101101011011111101011010 五、实验要求1、整理实验数据填好表格.2、分析各触发器功能. Jk触发器JKQn+100Qn01010111翻转D触发器DQn+10011 3、交出完整的实验报告.实验八 555定时器实验一、实验目的1. 熟悉555定时器的工作原理及逻辑功能。2. 学习555定时器的应用。二、实验设备及器件1、 SAC-DS4数字逻辑电路实验箱 1个2、 示波器 1台3、 555集成定时器 1片4、 电阻 33K 、100K 各1只5、 电位计 100

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论