应用电工学12-时序电路

1、12 数字电路按照功能的不同分为两类：数字电路按照功能的不同分为两类： (1)组合逻辑电路；组合逻辑电路；(2)时序逻辑电路时序逻辑电路. 时序逻辑电路时序逻辑电路的特点：的特点：电路任一时刻的输出状态不仅取决于同一时刻输电路任一时刻的输出状态不仅取决于同一时刻输入状态的组合，还与电路原来的状态有关入状态的组合，还与电路原来的状态有关。组合逻辑电路组合逻辑电路的特点：的特点：电路任一时刻的输出状态仅仅取决于同一时刻输电路任一时刻的输出状态仅仅取决于同一时刻输入状态的组合，而与电路原来的状态无关。入状态的组合，而与电路原来的状态无关。 只由逻辑门电路组成只由逻辑门电路组成无记忆功能无记忆功能有记

2、忆功能有记忆功能必须含有存储电路，以记录以前的状态。必须含有存储电路，以记录以前的状态。基本单元电路基本单元电路各种触发器。各种触发器。3什么是触发器？什么是触发器？能存放一位二进制数或码的最简单的时序电路能存放一位二进制数或码的最简单的时序电路, ,是时序逻辑电路的基本单位。是时序逻辑电路的基本单位。必须具有下列功能：必须具有下列功能：1、有两个能自行保持的稳态，用以表示两种对有两个能自行保持的稳态，用以表示两种对立的逻辑状态或二进制数的立的逻辑状态或二进制数的0和和1；2、能根据输入置能根据输入置0或置或置1（触发翻转）（触发翻转）；3、当输入信号消失后，获得的新状态能保持下去当输入信号消

3、失后，获得的新状态能保持下去 记忆功能。记忆功能。4R：复位端或置：复位端或置0输入端输入端S ：置位端或置：置位端或置1输入端输入端、Q：两个互补两个互补输出端输出端Q1QQ0：触发器：触发器“0”态态0QQ1：触发器：触发器“1”态态一、基本一、基本RS触发器触发器由由两个与非门两个与非门或或两个或非门两个或非门交叉交叉耦合构成。耦合构成。1、电路组成：、电路组成：两个输入端：两个输入端：规定：规定：负脉冲负脉冲触发触发&SRQQ符号符号SRQQSDRD510102、逻辑功能、逻辑功能则则 Qn+1=0， Qn+1=1&RSQQ(1) 设设 S = 1 ， R = 0触发器

4、置触发器置0 012 注意：注意：此后即使此后即使R端的负脉冲撤销，由于端的负脉冲撤销，由于Q=0封锁了封锁了G1门，电路获得的新状态将保持门，电路获得的新状态将保持不变不变记忆功能！记忆功能！不管原来状态如何，都有不管原来状态如何，都有1设设Qn为为现态现态触发前的状态；触发前的状态；设设Qn+1为为现态现态触发前的状态；触发前的状态；6&RSQQ0110&RSQQ1101 01则则 Qn+1 = Qn则则 Qn+1=1， Qn+1=0(2) 设设 S = 0 ， R = 1不管原来状态如何，都有不管原来状态如何，都有触发器置触发器置1 1同理，具有记忆功能！同理，具有记忆功

5、能！(3) 设设 S = R = 1若若Qn = 0， Qn = 1若若Qn = 1， Qn = 0触发器状态不变！触发器状态不变！17&RSQQ0011禁用禁用1 1 0 01 1 1 11 0 1 01 0 0 00 1 0 10 1 1 10 0 0 不定不定0 0 1 不定不定SR QnQn+1R-S触发器真值表触发器真值表(4) S = R = 0 0 0SRQn+1简化真值表简化真值表1 01 100 11不变不变不定不定，禁止禁止 83、或非门组成的基本触发器、或非门组成的基本触发器正脉冲触发正脉冲触发SRQQ逻辑符号逻辑符号SRQQRS11SRQn+1简化真值表简化真值

6、表0 001 1不变不变0 111 0不定不定，禁止禁止 基本触发器基本触发器有两个稳态，有两个稳态，能根据输入置能根据输入置0、置、置1，故称，故称为双稳态触发器或直接置为双稳态触发器或直接置0置置1触发器。触发器。9CP&RCDS时钟脉冲时钟脉冲&ABQQRDSD有时钟脉冲控制的触发器称为钟控触发器有时钟脉冲控制的触发器称为钟控触发器1.电路结构电路结构基本基本RS触发器触发器+时钟控时钟控制门制门CP：时钟脉冲时钟脉冲SD:异步（直接）置异步（直接）置1端端RD:异步（直接）置异步（直接）置0端端低电平有效！低电平有效！正常工作时置正常工作时置1！10(1)时钟脉冲未到时

7、钟脉冲未到，即即CP=0时，时，C、D门门被封锁，无论被封锁，无论S、R端加什么信号，它们端加什么信号，它们输出全是输出全是1 1，触发器，触发器保持原来状态不变。保持原来状态不变。(2)时钟脉冲到来时钟脉冲到来，即在，即在CP=1=1时时，R、S的变化的变化才能引起触发器翻转。才能引起触发器翻转。且为高电平触发。且为高电平触发。CP&RCDS&ABQQRDSD2.逻辑功能分析逻辑功能分析110 0 0 00 0 1 11 0 0 11 0 1 10 1 0 00 1 1 01 1 0 禁止禁止1 1 1 禁止禁止SR QnQn+1真值表真值表Qn10（当（当CP=1=1时）时

8、）3.真值表真值表CP&RCDS&ABQQRDSDRD、SD不受不受CPCP控制，直接将控制，直接将触发器置触发器置1 1或置或置0。 SD置置1 1、RD置置0，并且低电平有效。，并且低电平有效。同同S S状态状态12CP例：初态例：初态Q=0，画出在，画出在CP作用下作用下Q端的波形。端的波形。SRQ不定不定禁止出现禁止出现 1 1 不定，禁止不定，禁止 SR Qn+1真值表真值表0 0 Qn 0 1 0 1 0 1 存在的问题：存在的问题：空翻现象空翻现象来一个来一个CP，翻转多次！，翻转多次！注意：注意：触发器的输出状态由触发器的输出状态由CP脉冲脉冲高电平时对应的高电

9、平时对应的R和和S决定决定.0不变不变同同S13 为解决为解决状态不定状态不定和和空翻空翻问题，问题，引入主从引入主从JK触发触发器和器和D触发器。触发器。内部电路略，内部电路略，只介绍其符号、逻辑功能和应用。只介绍其符号、逻辑功能和应用。二、主从二、主从JK触发器：触发器：KJSDRDCQQ KJSDRDCQQ 后沿主从触发后沿主从触发前沿主从触发前沿主从触发1.逻辑符号逻辑符号 CP前沿到来时开始输入前沿到来时开始输入信号，延迟至信号，延迟至CP后沿到来后沿到来时输出相应状态。时输出相应状态。 CP后沿到来时开始输入后沿到来时开始输入信号，延迟至信号，延迟至CP前沿到来前沿到来时输出相应状

10、态。时输出相应状态。142. 逻辑功能逻辑功能 0 0 1 0 0 1 1 1 J K Qn 1 0 QnQn+1简化真值表简化真值表J=K=0 Qn+1=Qn 触发器状态不变触发器状态不变J=K=1 Qn+1= Qn 触发器翻转触发器翻转J、K不同不同 Qn+1=J 触发器状态同触发器状态同J端状态端状态 注意：注意： 1、只有、只有CP有效沿到来时，真值表成立，否则有效沿到来时，真值表成立，否则触发器的状态不变！触发器的状态不变！ 2、 仍要求仍要求CP有效期间，输入信号保持不变。有效期间，输入信号保持不变。否则可能发生误触发。否则可能发生误触发。此种触发器无约束条件和空翻现象！此种触发器

11、无约束条件和空翻现象！15 例：已知后沿触发的例：已知后沿触发的JK触发器，触发器，J和和K端的输入信端的输入信号波形如图，而且已知触发器原为号波形如图，而且已知触发器原为0态，求输出端态，求输出端Q的波形。的波形。JKQCP1234 注意：注意：触发器的输出状态由触发器的输出状态由CP脉冲脉冲 后沿对应的后沿对应的J和和K决定，并在后沿翻转。决定，并在后沿翻转。初态初态016 属于属于边沿边沿触发型：触发型：在在CP有效沿来有效沿来到前瞬间接受信息，到前瞬间接受信息， CP有效沿来有效沿来到时触发翻转。到时触发翻转。内部结构不讲。内部结构不讲。SDRDCQQ D符号符号1.逻辑符号逻辑符号2

12、.逻辑功能逻辑功能0 0 0 0 1 01 0 11 1 1D QnQn+1D触发器真值表触发器真值表10置置 1置置 0 Qn+1=D上降沿触发上降沿触发SDRDCQQ D符号符号下降沿触发下降沿触发17例：已知维持阻塞型例：已知维持阻塞型D触发器触发器CP和和D端的波形，端的波形， D触发器为上升沿触发，试画出输出端触发器为上升沿触发，试画出输出端Q的波形。的波形。 Q 注意：注意：触发器的输出状态由触发器的输出状态由CP脉冲上升沿对脉冲上升沿对应的应的D决定，并在决定，并在CP脉冲上升沿翻转。在其它时脉冲上升沿翻转。在其它时间输出状态不会发生变化。间输出状态不会发生变化。CPD0 即使在

13、即使在CP=1期间，期间，D有多次变化，也没有有多次变化，也没有空翻和误触发现象！空翻和误触发现象！抗干扰性强！抗干扰性强！CP多次变化多次变化18SDRDCQQ T符号符号 0 0 0 0 1 1 1 0 1 1 1 0T QnQn+1T触发器真值表触发器真值表 Qn Qn 保持功能保持功能计数功能计数功能功能功能：Qn+1=QnQn+1=TQn+TQn特性方程特性方程仅具有计数仅具有计数功能功能1. T触发器触发器当当T=0时，时，当当T=1时，时，Qn+1=Qn19(1)由由JK触发器构成触发器构成T触发器触发器KJSDRDCQQ T只要令：只要令：J=K=T(2)由由D触发器构成触发器

14、构成T触发器触发器当当J=K=T =1时，时，n1nQQQn+1=TQn+TQn由特性方程由特性方程只要令：只要令：nQT D=1TSDRDCQQ D当当J=K=T =0时，时，n1nQQ保持保持翻转翻转202. T触发器触发器 T触发器称为计数型触发器，其逻辑功能为触发器称为计数型触发器，其逻辑功能为来一个来一个CP脉冲，触发器翻转一次，即脉冲，触发器翻转一次，即n1nQQ(1)由由JK触发器构成触发器构成KJSDRDCQQ 1(2)由由D触发器构成触发器构成SDRDCQQ D只要令：只要令：J=K=1只要令：只要令：nQD 21DCPRDDCPRD DCPRDDCPRD&+5VCL

15、R&Q1Q1Q2Q2Q3Q3Q4Q4SB1SB2SB3SB41010112301CLR端加入清零脉冲后端加入清零脉冲后 Q1= Q2= Q3= Q4=0， Q1= Q2= Q3= Q4=1，四人抢答器电路四人抢答器电路与非门与非门2输出为输出为1，时，时钟脉冲加到四个钟脉冲加到四个D触触发器的发器的CP端，端，SB未按下未按下，D触发触发器的零状态不变。器的零状态不变。按下按下SB1 SB4中任一个中任一个按钮，对应触发器的按钮，对应触发器的D端为高电平。端为高电平。D1D2D3D4RD022 存放二进制数码的部件，一个触发器存放一位二进制数存放二进制数码的部件，一个触发器存放一位二进

16、制数码，码，N个触发器可寄存个触发器可寄存N位二进制数码。位二进制数码。CRDDCRDDCRDDCRDD& Q3Q2Q1Q0Q3Q2Q1Q0输输出出清零清零存入存入F3F2F1F0A3A2A1A0D触发器组成的四位数码寄存器触发器组成的四位数码寄存器并行输入并行输出方式并行输入并行输出方式P369图图13.3.1由由RS触发器构成，需先清零！触发器构成，需先清零！ 23清零清零CPQ0Q1Q2Q3并并 行行 输输 出出D0串行数串行数据输入据输入串行数串行数据输出据输出QQQ0Q1Q2Q3 每加入一个每加入一个CP脉冲，每个触发器中所存储的数码脉冲，每个触发器中所存储的数码就依次向左或

17、向右移一位。就依次向左或向右移一位。例如：例如：D触发器组成的四位右移移位寄存器触发器组成的四位右移移位寄存器CRDDF0CRDDF1CRDDF2CRDDF3移位脉冲移位脉冲思考：思考：要实现左移，怎么办？要实现左移，怎么办？要实现双向移位，怎么办？要实现双向移位，怎么办？24Q0Q1Q2Q3四位右移寄存器波形图四位右移寄存器波形图011 1D0000010000100000010101101CP123456780110001100011、数据应、数据应由右至左由右至左从串行输入端依次输入；从串行输入端依次输入；2、经、经4个个CP脉冲后，数据并行出现在输出端；脉冲后，数据并行出现在输出端；3

18、、继续加、继续加CP脉冲，数据从最右端的触发器输出端脉冲，数据从最右端的触发器输出端依次输出，依次输出，8个个CP脉冲作用后，全部移出寄存器。脉冲作用后，全部移出寄存器。设待寄存数码为设待寄存数码为D3D2D1D0=101125Q0 Q1 Q2 Q3 CP0 0 0 0 01 0 0 0 10 1 0 0 21 0 1 0 31 1 0 1 41 1 0 1 高位高位状态表状态表波形图波形图串行输入并行输出串行输入并行输出设待寄存数码为设待寄存数码为D3D2D1D0=1011CPQ0Q2Q31101Q126 能记录输入脉冲个数的器件，是应用最多的时序电路能记录输入脉冲个数的器件，是应用最多的时

19、序电路之一，还可用于分频、定时、产生节拍脉冲和序列脉冲以之一，还可用于分频、定时、产生节拍脉冲和序列脉冲以及进行算术运算等。及进行算术运算等。2、计数器的分类、计数器的分类按工作方式分：按工作方式分：同步计数器：同步计数器：异步计数器：异步计数器：各触发器由同一个时钟脉冲控制，触发翻转是同各触发器由同一个时钟脉冲控制，触发翻转是同时发生的；时发生的；各触发器的时钟脉冲不同，各触发器的时钟脉冲不同，触发触发翻转不是同时发翻转不是同时发生的。生的。概述：概述：12.4 计数器计数器按数字增减分：按数字增减分：加法加法(递增递增)、减法、减法(递减递减)和可逆计数器。和可逆计数器。按进制分：按进制分

20、：二进制、十进制、任意进制、循环码计数器。二进制、十进制、任意进制、循环码计数器。1 1、计数器：、计数器：27一、异步二进制加法计数器一、异步二进制加法计数器 所以，实现二进制加法计数必须满足：所以，实现二进制加法计数必须满足：v各触发器均为计数态，计数脉冲从最低位输入；各触发器均为计数态，计数脉冲从最低位输入；v当低位触发器由当低位触发器由10时，向高位送去进位信号，时，向高位送去进位信号， 使高位触发器翻转。使高位触发器翻转。二进制加法法则：二进制加法法则：0+1=1、1+1=0，向高位进，向高位进1。 由此可得由由此可得由JK触发器构成的四位二进制异触发器构成的四位二进制异步加法计数器

21、的逻辑图如下：步加法计数器的逻辑图如下：28 （注意：（注意：J、K端悬空相当于接端悬空相当于接1）nnnnQQKQJQ1a.各触发器的各触发器的J、K端均接端均接1（计数态）计数态），则，则每每来一个来一个CP脉冲，脉冲，触发器翻转一次；触发器翻转一次；由由JK负边沿触发器构成异步四位二进制加法计数器负边沿触发器构成异步四位二进制加法计数器 因为图中触发器是因为图中触发器是CP下降沿触发。当低位的下降沿触发。当低位的Q由由10时，时，可使高位触发器触发翻转。可使高位触发器触发翻转。b.计数脉冲从最低位的计数脉冲从最低位的CP端输入；低位触发器的输出端输入；低位触发器的输出Q端与端与高位触发器

22、的高位触发器的CP端相连。即进位信号从端相连。即进位信号从Q端引出。端引出。各触发器不是由同各触发器不是由同一个时钟脉冲触发一个时钟脉冲触发异步电路异步电路？计数计数脉冲脉冲1J1KC1FF0QA1J1KC1FF1QB1J1KC1FF2QC1J1KC1FF3QD29四四位位二二进进制制加加法法计计数数器器的的状状态态转转换换表表 二二进进制制输输出出 计计数数脉脉冲冲数数目目 QD QC QB QA 等等效效十十进进制制数数 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7

23、 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0 14 15 1 1 1 1 15 30QAQBQCQD计数计数脉冲脉冲12345611 12 13 14 15 1678910二进制加法计数器波形图（时序图）二进制加法计数器波形图（时序图）000000010010 1111000031n位异步二进制加法计数器由位异步二进制加法计数器由n个计数型触发器，即个计数型触发器，即T 触触发器构成。发器构成。异步二进制加法计数器的特点：异步二进制加法计

24、数器的特点：Q触发器之间的连接方式由触发器的触发沿决定触发器之间的连接方式由触发器的触发沿决定: 若为若为 触发触发,进位信号从进位信号从 引出引出; 若为若为 触发触发,进位信号从进位信号从Q引出。引出。每个触发器的输出频率均为输入频率的每个触发器的输出频率均为输入频率的1/2二分频二分频n个触发器有个触发器有2n个输出状态，称其模为个输出状态，称其模为2n， 其计数容量为其计数容量为2n -1进位信号是逐级传递的，所以运算速度较慢。进位信号是逐级传递的，所以运算速度较慢。32v异步计数器由于进位信号是逐级传递的，所以运算速度慢，异步计数器由于进位信号是逐级传递的，所以运算速度慢，位数越多，

25、累计的翻转时间越长。位数越多，累计的翻转时间越长。为了提高计数器的工作速度，可采用同步式计数器。为了提高计数器的工作速度，可采用同步式计数器。例如，若例如，若QBQA=11，则计数脉冲到来时，则计数脉冲到来时，QA和和QB翻转翻转，QC也发生翻转。由此，可构成二进制同步加法计数器。也发生翻转。由此，可构成二进制同步加法计数器。二、同步二进制加法计数器二、同步二进制加法计数器v从二进制加法计数器的状态表中可以看出，高位触发器状态从二进制加法计数器的状态表中可以看出，高位触发器状态在计数脉冲作用下是否翻转，取决于比它低的各位触发器在计数脉冲作用下是否翻转，取决于比它低的各位触发器(在计在计数脉冲到

26、来之前数脉冲到来之前)是否都处于是否都处于1状态状态(减法器处于减法器处于0状态状态) 。保证同步：保证同步：计数脉冲接于各位触发器的时钟脉冲输入端，计数脉冲接于各位触发器的时钟脉冲输入端， 各触发器是同时翻转的。各触发器是同时翻转的。如何保证按二进制加法法则运算呢？如何保证按二进制加法法则运算呢？33ABCDDABCCQQQKJQQKJABBAAQKJKJ1b.低位触发器的低位触发器的Q端要接至其后所有高位触发器的端要接至其后所有高位触发器的JK端。端。a.最低位触发器接成计数态最低位触发器接成计数态(1J、1K端悬空相当于接端悬空相当于接1）计数计数脉冲脉冲1J1KC1QAFA1J1KC1

27、QBFB1J1KC1QCFC1J1KC1QDFD&由由JK触发器组成的四位二进制同步加法计数器触发器组成的四位二进制同步加法计数器触发器的触发器的激励函数激励函数则，则，？为什么为什么因为此因为此JK触发器是触发器是CP下降沿触发！下降沿触发！34三、三、8421码同步十进制加法计数器码同步十进制加法计数器由四个由四个T触发器构成触发器构成J=K=TT=1 Qn+1=QnT=0 Qn+1=Qn30210310230101QQQQQTQQTQQTT35十进制加法计数器波形图（时序图）十进制加法计数器波形图（时序图）Q0Q1Q2Q3计数计数脉冲脉冲123456117891000003021

28、0310230101QQQQQTQQTQQTT第第9个个CP作用后的状态是作用后的状态是1001，当第当第10个个CP脉冲下降沿来到时脉冲下降沿来到时.注意：与二进制加法计数器的不同！注意：与二进制加法计数器的不同！？36复位、置位输复位、置位输入端入端R01 R02 S91 S92输输 出出 端端QD QC QB QAH H L XL L L LH H X LL L L LX X H HH L L HX L X L计计 数数L X L X计计 数数L X X L计计 数数X L L X计计 数数74LS901、管脚图、管脚图2、功能表、功能表由一个二进制计数器由一个二进制计数器和一个五进制计

29、数器和一个五进制计数器组成组成2/5十进制计数器十进制计数器373、应用举例：、应用举例：构成异步十进制计数器构成异步十进制计数器CPQDQCQBQA 1、计数脉冲由、计数脉冲由CPA输入，输入， QA与与CPB相连相连; 2、R01与与R02 ， S91与与S92 均接地均接地; 3、QDQA 输出，输出，QD为高位。为高位。38+_+_RSQQ5K 5K 5K R8(VCC)4(RD)5(CO)6(TH)2(TL)7(D)1(GND)3(UO)C1C2复位端复位端T3个个5K电阻组成分电阻组成分压器；压器；C1、C2：2个电压个电压比较器比较器1个基本个基本RS触发器触发器1个放电管个放电

30、管TH：高电平触发端高电平触发端TL：低电平触发端低电平触发端CO：电压控制端：电压控制端D：放电端：放电端39+_+_RSQQ5K 5K 5K RUR1UR28(VCC)4(RD)5(CO)6(TH)2(TL)1(GND)3(UO)C1C2UR1= U+1=2/3 VCCUR2= U 2=1/3 VCCUTH 2/3 VCC, R=0UTL 1/3 VCC , S=1 Q=0,UO=低电平低电平, T导通导通0110参考电压：参考电压：T7(D)40+_+_RSQQ5K 5K 5K RUR1UR28(VCC)4(RD)5(CO)6(TH)2(TL)1(GND)3(UO)C1C2UR1= U+

31、1=2/3 VCCUR2= U 2=1/3 VCCUTH 2/3 VCC, R=1UTL 1/3 VCC , S=0 Q=1,UO=高电平高电平, T截止截止1001参考电压：参考电压：T7(D)41+_+_RSQQ5K 5K 5K RUR1UR28(VCC)4(RD)5(CO)6(TH)2(TL)1(GND)3(UO)C1C2UR1= U+1=2/3 VCCUR2= U 2=1/3 VCC11参考电压：参考电压：T7(D) UTH 1/3 VCC, S=1 UO=原状态，原状态，T=原原状态状态42555集成定时器状态表集成定时器状态表UTH 2/3 VCCUTL 1/3 VCCR S Q

32、Q0 1 0 1T管管导通导通UTH 2/3 VCCUTL 1/3 VCC1 0 1 0截止截止UTH 1/3 VCC1 1 保保 持持保持保持1 2 3 48 7 6 5NE555UCCDTH COGND TLuORD43v vIv vOVCCRCv vC0.01uF12348765电路组成：电路组成：触发信号从触发信号从TL端输入，端输入，将放电端与将放电端与TH端相连，端相连，同时对电源和对地分别接入同时对电源和对地分别接入R和和C，a.电路的稳态电路的稳态: 上电过程上电过程v vI=1(未加触发负脉冲未加触发负脉冲)：VCC经经R向向C充电，当充电，当v vC2/3 VCC时，时，v vO=0VTD导通，导通， v vC迅迅速放电至速放电至0V。b. v vI加触发负脉冲，电路翻