第5章存储器系统课件

1、1第第5 5章章 存储器存储器系统系统2主要内容：主要内容：n存储器系统的概念存储器系统的概念n半导体存储器的分类及其特点半导体存储器的分类及其特点n半导体存储芯片的外部特性及其与系统的连接半导体存储芯片的外部特性及其与系统的连接n存储器扩展技术存储器扩展技术n高速缓存高速缓存35.1 概概 述述主要内容：主要内容：n存储器系统及其主要技术指标存储器系统及其主要技术指标n半导体存储器的分类及特点半导体存储器的分类及特点n两类半导体存储器的主要区别两类半导体存储器的主要区别4一、存储器系统一、存储器系统51. 存储器系统的一般概念存储器系统的一般概念n将两个或两个以上速度、容量和价格各不相同将两

2、个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法的存储器用硬件、软件或软硬件相结合的方法 连接起来连接起来n系统的存储速度接近最快的存储器，容量接近系统的存储速度接近最快的存储器，容量接近 最大的存储器。最大的存储器。构成存储系统。构成存储系统。62. 两种存储系统两种存储系统n在一般计算机中主要有两种存储系统：在一般计算机中主要有两种存储系统：Cache存储系统存储系统主存储器主存储器高速缓冲存储器高速缓冲存储器虚拟存储系统虚拟存储系统主存储器主存储器磁盘存储器磁盘存储器7Cache存储器系统存储器系统nCache（高速缓冲存储器）（高速缓冲存储器）n速度快，容

3、量小速度快，容量小n主内存：主内存：n速度慢，容量大速度慢，容量大nCache存储系统由硬件系统管理。对程序员存储系统由硬件系统管理。对程序员是透明的。是透明的。n设计目标：设计目标：n提高存取速度提高存取速度CPUCache主存主存虚拟存储器系统虚拟存储器系统n虚拟存储器系统由主内存和部分磁盘存储器虚拟存储器系统由主内存和部分磁盘存储器构成。构成。n虚拟存储系统由操作系统管理，对应用程序虚拟存储系统由操作系统管理，对应用程序员透明。员透明。n设计目标：设计目标：n增加存储容量增加存储容量8主存储器主存储器磁盘存储器磁盘存储器93. 主要性能指标主要性能指标n存储容量存储容量（S S）（字节、

4、千字节、兆字节等）（字节、千字节、兆字节等）n存取时间存取时间（T T）（与系统命中率有关）（与系统命中率有关）n命中率（命中率（H H）nT=HT=H* *T T1 1+ +（1-H1-H）* *T T2 2n访问效率（访问效率（e e）n单位容量价格（单位容量价格（C C）104. 微机中存储器的层次结构微机中存储器的层次结构 通用寄存器组及通用寄存器组及 指令、数据缓冲栈指令、数据缓冲栈高速缓存高速缓存主存储器主存储器联机外存储器联机外存储器脱机外存储器脱机外存储器片内存储部件片内存储部件内存储部件内存储部件外存储部件外存储部件n微机拥有不同类型的存储部件微机拥有不同类型的存储部件n由上

5、至下容量越来越大，但速度越来越慢由上至下容量越来越大，但速度越来越慢11存储器：内存、外存存储器：内存、外存n内存内存存放当前运行的程序和数据。存放当前运行的程序和数据。n特点：快，容量小，随机存取，特点：快，容量小，随机存取，CPU可直接访问。可直接访问。n通常由半导体存储器构成通常由半导体存储器构成nRAM、ROMn外存外存存放非当前使用的程序和数据。存放非当前使用的程序和数据。n特点：慢，容量大，顺序存取特点：慢，容量大，顺序存取/块存取。块存取。n需调入内存后需调入内存后CPU才能访问。才能访问。n通常由磁、光存储器构成，也可以由半导体存储器构成通常由磁、光存储器构成，也可以由半导体存

6、储器构成n磁盘、磁带、磁盘、磁带、CD-ROM、DVD-ROM、固态盘、固态盘12二、半导体存储器二、半导体存储器131. 半导体存储器半导体存储器n半导体存储器由能够表示二进制数半导体存储器由能够表示二进制数“0”和和“1”的、具有记忆功能的半导体器件组成。的、具有记忆功能的半导体器件组成。n能存放一位二进制数的半导体器件称为一个存能存放一位二进制数的半导体器件称为一个存 储元。储元。n若干存储元构成一个存储单元。若干存储元构成一个存储单元。142.半导体存储器的分类半导体存储器的分类153. 主要技术指标主要技术指标n存储容量存储容量n存储单元个数存储单元个数每单元的二进制数位数每单元的二

7、进制数位数n存取时间存取时间n实现一次读实现一次读/ /写所需要的时间写所需要的时间n存取周期存取周期n连续启动两次独立的存储器操作所需间隔的最小连续启动两次独立的存储器操作所需间隔的最小时间时间n可靠性可靠性n平均故障间隔时间平均故障间隔时间MTBFn功耗功耗165.2 5.2 随机存取存储器随机存取存储器掌握：掌握：nSRAM与与DRAM的主要特点的主要特点n几种常用存储器芯片及其与系统的连接几种常用存储器芯片及其与系统的连接n存储器扩展技术存储器扩展技术17一、静态存储器一、静态存储器SRAM181. SRAM的基本存储电路的基本存储电路n存储元由存储元由6个个MOS管组成的双稳电路构成

8、，存管组成的双稳电路构成，存储信息稳定。储信息稳定。p1992. SRAM的特点的特点n用双稳态触发器存储信息。用双稳态触发器存储信息。n速度快（速度快（5ns），不需刷新，外围电路比较简单，），不需刷新，外围电路比较简单，但集成度低（存储容量小，约但集成度低（存储容量小，约1Mbit/片），功耗大。片），功耗大。n在在PC机中，机中，SRAM被广泛地用作高速缓冲存储器被广泛地用作高速缓冲存储器Cache。n对容量为对容量为M*N的的SRAM芯片，其地址线数芯片，其地址线数=2M；数；数据线数据线数=N。反之，若。反之，若SRAM芯片的地址线数为芯片的地址线数为K，则，则可以推断其单元数为可以

9、推断其单元数为2K个。个。19203. 典型典型SRAM芯片芯片掌握：掌握： n主要引脚功能主要引脚功能n工作时序工作时序n与系统的连接使用与系统的连接使用21典型典型SRAM芯片芯片SRAM6264：n容量：容量：8K X 8bn外部引线图外部引线图6264外部引脚图外部引脚图226264芯片的主要引线芯片的主要引线n地址线：地址线：A0-A12；n数据线：数据线：D0-D7；n输出允许信号：输出允许信号：OE；n写允许信号：写允许信号：WE；n选片信号：选片信号：CS1，CS2。6264D7-D0A12-A0OEWECS1CS26264外部引线图外部引线图6264操作与控制信号对应关系操作

10、与控制信号对应关系23246264的工作过程的工作过程n写操作写操作 工作时序工作时序6264的工作过程的工作过程n读操作读操作 254. 半导体存储器总线接口原理半导体存储器总线接口原理n深入理解深入理解n8088总线信号总线信号n主存储器的编址主存储器的编址n半导体存储器与总线的连接方式半导体存储器与总线的连接方式26278 80 08 88 8总总线线A19-A0A15-A0MEMR、MEMWIOR、IOW 存储器存储器输入输入/输出输出RD、WRIO/M（1 1）80888088总线信号总线信号（2 2）微机中的主内存微机中的主内存n微机中的主内存可能由多片存储芯片（存储微机中的主内存

11、可能由多片存储芯片（存储体）构成；体）构成；n每片存储器芯片（每个存储体）上都含若干每片存储器芯片（每个存储体）上都含若干存储单元，每个存储单元在整个内存空间中存储单元，每个存储单元在整个内存空间中都必须具有惟一的地址。都必须具有惟一的地址。2829（3 3）存储器编址存储器编址001100001111000001011010低位地址低位地址高位地址高位地址30存储器编址存储器编址片选地址（高位）片选地址（高位）片内地址（低位）片内地址（低位）内存地址内存地址n微型机中的主存储器采用高位地址交叉访问方微型机中的主存储器采用高位地址交叉访问方式式n用高位地址选择芯片，低位地址选择芯片内的单元用高

12、位地址选择芯片，低位地址选择芯片内的单元n若芯片容量（单元数）为若芯片容量（单元数）为m，则：，则：n低位地址的位数=m2log316264芯片的编址芯片的编址片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址32（4 4）存储器与系统总线的连接存储器与系统总线的连接001100001111000001011010CS00译译码码器器1CS存储器构建原理：存储器构建原理：33高位交叉访问存储器的连接原理示意图：高位交叉访问存储器

13、的连接原理示意图：低位地址用低位地址用于选择芯片于选择芯片上的单元上的单元高位地址用高位地址用于选中芯片于选中芯片346264芯片与系统的连接芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7SRAM 62648088总线总线+5V355. 译码电路译码电路n所谓译码就是将输入的一组二进制编码变所谓译码就是将输入的一组二进制编码变换为一个特定的输出信号。换为一个特定的输出信号。n将输入的一组高位地址信号通过变换，产将输入的一组高位地址信号通过变换，产 生一个有效的输出信号，用于选中某一个生一个有效的输出信号，用于选中

14、某一个 存储器芯片，从而确定了该存储器芯片在存储器芯片，从而确定了该存储器芯片在 内存中的地址范围。内存中的地址范围。n用专门的译码器或基本逻辑门电路实现用专门的译码器或基本逻辑门电路实现36译码方式译码方式n全地址译码全地址译码n部分地址译码部分地址译码37（1 1）全地址译码全地址译码n特点：特点：n用全部的高位地址信号作为译码信号；用全部的高位地址信号作为译码信号；n使存储器芯片的每一个单元都占据一个唯一的内使存储器芯片的每一个单元都占据一个唯一的内存地址。存地址。3862646264芯片全地址译码例芯片全地址译码例A19A18A17A16A15A14A13& 1CS11SRAM

15、 6264CS2+5V011110003962646264芯片全地址译码例芯片全地址译码例片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址该该6264芯片的地址范围芯片的地址范围 = F0000HF1FFFH40全地址译码例全地址译码例n若已知某若已知某SRAM 6264芯片在内存中的地址为：芯片在内存中的地址为： 3E000H3FFFFHn试画出将该芯片连接到系统的译码电路。试画出将该芯片连接到系统的译码电路。41全地址译码例

16、全地址译码例n设计步骤：设计步骤：n写出地址范围的二进制表示；写出地址范围的二进制表示；n确定各高位地址状态；确定各高位地址状态；n设计译码器。设计译码器。片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址（ 3E000H3FFFFH）42全地址译码例全地址译码例A19A18A17A16A15A14A13& 1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V0011111043（2 2）部分地址译码部

17、分地址译码n特点：特点：n用部分高位地址信号（而不是全部）作为译码信号；用部分高位地址信号（而不是全部）作为译码信号；n使被选中存储器芯片占有几组不同的地址范围。使被选中存储器芯片占有几组不同的地址范围。n若全部高位地址信号的位数为若全部高位地址信号的位数为m，译码信号的位数，译码信号的位数为为i，则所选存储器芯片占有的地址范围数为：，则所选存储器芯片占有的地址范围数为：n下例使用高下例使用高6位地址作为译码信号，从而使被位地址作为译码信号，从而使被 选中芯片的每个单元都占有两个地址，即这两选中芯片的每个单元都占有两个地址，即这两 个地址都指向同一个单元。个地址都指向同一个单元。2im 44部

18、分地址译码例部分地址译码例两组地址：两组地址： F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：高位地址： 1110001011000，1111000456. 应用举例应用举例n将将SRAM 6264芯片与系统连接，使其芯片与系统连接，使其地址范围为：地址范围为：38000H39FFFH。n使用使用74LS138译码器构成译码电路。译码器构成译码电路。46存储器芯片与系统连接例存储器芯片与系统连接例n由题知地址范围：由题知地址范围： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1高

19、位地址高位地址A19A12A047应用举例应用举例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY048二、动态随机存储器二、动态随机存储器DRAM1. DRAM基本存储电路基本存储电路n写入时，写入时，使字选线上为高电平，使字选线上为高电平，T1管导通，待写入的信息由位线管导通，待写入的信息由位线D（数据线）存入（数据线）存入Cs。n读出时，读出时，同样使字选线上为高电平，同样使字选线上为高电平，T1管导通，则存储在管导通，则存储在Cs上的上的信息通过信息通过T1管送到管送到D线上，再通

20、过放大，即可得到存储信息。线上，再通过放大，即可得到存储信息。49注意：注意：典型的典型的刷新时间间隔为刷新时间间隔为2 2msms。50512. DRAM的特点的特点n存储元主要由电容构成；存储元主要由电容构成；n主要特点：主要特点：n存储信息不稳定，需要存储信息不稳定，需要定时刷新。定时刷新。n存储容量高（集成度高），功耗低，存取速度较低，存储容量高（集成度高），功耗低，存取速度较低，价格便宜。价格便宜。nDRAM芯片主要用作主内存。芯片主要用作主内存。523. 典型典型DRAM芯片芯片2164An2164A：64K1bitn采用行地址和列地址来确定一个单元；采用行地址和列地址来确定一个单

21、元；n行列地址分时传送，行列地址分时传送， 共用一组地址信号线；共用一组地址信号线；n地址信号线的数量仅地址信号线的数量仅 为同等容量为同等容量SRAM芯芯 片的一半。片的一半。1N/C2DIN3416151413CSSDOUTA65A06A2A1781211109A3A4A5A7WRRASV VD DD DCAS53主要引线主要引线n 行地址选通信号。用于锁存行地址；行地址选通信号。用于锁存行地址；n 列地址选通信号。列地址选通信号。n地址总线上先送上行地址，后送上列地址，它们地址总线上先送上行地址，后送上列地址，它们 分别在分别在#RAS和和#CAS有效期间被锁存在锁存器中。有效期间被锁存

22、在锁存器中。nDIN： 数据输入数据输入nDOUT：数据输出数据输出WE=0WE=1n WE：写允许信号写允许信号RAS：CAS：数据写入数据写入数据读出数据读出54工作过程工作过程n数据读出数据读出n数据写入数据写入n刷新刷新工作时序工作时序读出读出n行地址领先于行选通先有效，行选通后将行地行地址领先于行选通先有效，行选通后将行地址锁存，然后列地址上地址线，列地址选通锁址锁存，然后列地址上地址线，列地址选通锁存。读写信号为高电平，控制数据从存储单元存。读写信号为高电平，控制数据从存储单元输出到输出到DOUT。55写入写入n对行、列选通信号要求不变。写信号先于列选对行、列选通信号要求不变。写信

23、号先于列选通有效，通有效，写入的数据信息必须在列选通有效前写入的数据信息必须在列选通有效前送入送入DIN，且在列选通有效后，继续保持一段且在列选通有效后，继续保持一段时间，才能保证数据能正确写入。时间，才能保证数据能正确写入。5657刷新刷新n将存放于每位中的信息读出再照原样写将存放于每位中的信息读出再照原样写 入原单元的过程入原单元的过程-刷新刷新n在刷新操作中，在刷新操作中，只有行选通起作用只有行选通起作用，即芯片只，即芯片只读取行地址，读取行地址，由于列选通由于列选通无效，所以在刷新时，无效，所以在刷新时，数据不会送到输出数据线上数据不会送到输出数据线上。刷新时序刷新时序584. 216

24、4A在系统中的连接在系统中的连接与系统连接图与系统连接图存储体存储体592164A在系统中的连接在系统中的连接nDRAM 2164A与系统连接的几点说明：与系统连接的几点说明：n芯片上的每个单元中只存放芯片上的每个单元中只存放1位二进制码，每字节数据分别存位二进制码，每字节数据分别存放在放在8片芯片中；片芯片中；n系统的每一次访存操作需同时访问系统的每一次访存操作需同时访问8片片2164A芯片，该芯片，该8片芯片芯片必须具有完全相同的地址；片必须具有完全相同的地址；n芯片的地址选择是按行、列分时传送，由系统的低芯片的地址选择是按行、列分时传送，由系统的低8位送出行位送出行地址，高地址，高8位送

25、出列地址。位送出列地址。n结论：结论：n每每8片片2164A构成一个存储体（单独一片则无意义）；构成一个存储体（单独一片则无意义）；n每个存储体内的所有芯片具有相同的地址（片内地址），应每个存储体内的所有芯片具有相同的地址（片内地址），应同时被选中，仅有数据信号由各片分别引出。同时被选中，仅有数据信号由各片分别引出。60三、存储器扩展技术三、存储器扩展技术611. 存储器扩展存储器扩展n 用多片存储芯片构成一个需要的内存空间；用多片存储芯片构成一个需要的内存空间；n 各存储器芯片在整个内存中占据不同的地址范各存储器芯片在整个内存中占据不同的地址范 围；围；n 任一时刻仅有一片（或一组）被选中。

26、任一时刻仅有一片（或一组）被选中。n 存储器芯片的存储容量等于：存储器芯片的存储容量等于： 单元数单元数每单元的位数每单元的位数字节数字节数字长字长扩展扩展单元单元扩展扩展字长字长622. 存储器扩展方法存储器扩展方法n位扩展位扩展n字扩展字扩展n字位扩展字位扩展扩展字长扩展字长扩展单元数扩展单元数既扩展字长也扩展单元数既扩展字长也扩展单元数63位扩展位扩展n构成内存的存储器芯片的字长小于内存单元构成内存的存储器芯片的字长小于内存单元 的字长时的字长时需进行位扩展。需进行位扩展。n位扩展：每单元字长的扩展。位扩展：每单元字长的扩展。64位扩展例位扩展例n用用8片片2164A芯片构成芯片构成64

27、KB存储器。存储器。LS158A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.65用用8 8片片2Kx12Kx1位的芯片组成容量为位的芯片组成容量为2Kx82Kx8位的存储器，位的存储器，各芯片的各芯片的数据线数据线分别接到数据总线的各位，而分别接到数据总线的各位，而地地址线址线的相应位及各的相应位及各控制线控制线，则并联在一起。，则并联在一起。66位扩展方法：位扩展方法：n将每片的地址线、控制线并联，数据线分将每片的地址线、控制线并联，数据线分 别引出。别引出。n位扩展特点：位扩展特点：n存储器的单元数不变，位数增加。存储器的单元数不变，位数增加。6

28、7字扩展字扩展n地址空间的扩展地址空间的扩展n芯片每个单元中的字长满足，但单元数不满足。芯片每个单元中的字长满足，但单元数不满足。n扩展原则：扩展原则：n每个芯片的地址线、数据线、控制线并联。每个芯片的地址线、数据线、控制线并联。n片选端片选端分别引出，以使每个芯片有不同的地址范围。分别引出，以使每个芯片有不同的地址范围。68A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS译译码码器器Y0Y1高高位位地地址址R/W字扩展示意图字扩展示意图69字扩展例字扩展例n用两片用两片64K8位的位的SRAM芯片构成容量为芯片构成容量为128KB的存

29、储器的存储器n两芯片的地址范围分别为：两芯片的地址范围分别为：n20000H2FFFFHn30000H3FFFFH 70字扩展例字扩展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1： 0 0 1 0n 芯片芯片2： 0 0 1 1A19A18A17A16芯片芯片1芯片芯片271字位扩展字位扩展n设计过程：设计过程：n根据内存容量及芯片容量确定所需存储芯片数；根据内存容量及芯片容量确定所需存储芯片数；n进行位扩展以满足字长要求；进行位扩展以满足字长要求；n进行字扩展以满足容量要求。进行字扩展以满足容量要求。n若已

30、有存储芯片的容量为若已有存储芯片的容量为L LK K，要构成容量为要构成容量为M M N N的存的存储器，需要的芯片数为：储器，需要的芯片数为： （M / L） （N / K）72字位扩展例字位扩展例n用用32Kb芯片构成芯片构成256KB的内存。的内存。735.35.3 只读存储器只读存储器（ROMROM）掩模掩模ROM一次性可写一次性可写ROM可读写可读写ROM分分 类类EPROMEEPROM（紫外线擦除）紫外线擦除）（电擦除）电擦除）掩膜掩膜ROM 掩膜掩膜ROM所保存的信息取决于制造工艺，所保存的信息取决于制造工艺，一旦芯片制成后，用户是无法变更其结构的。一旦芯片制成后，用户是无法变更

31、其结构的。这种存储单元中保存的信息，在电源消失后，这种存储单元中保存的信息，在电源消失后，也不会丢失，将永远保存下去。也不会丢失，将永远保存下去。字字地地址址译译码码器器A0A100011011D3D2D1D0VDD字字线线1字字线线2字字线线3字字线线4若地址信号为00，则选中第一条字线，该线输出为1，若有MOS管与其相连，该MOS管导通，对应的位线就输出为0，若没有管子与其相连，输出为1，所以，选中字线00后输出为0110。同理，字线01输出为0101。可编程序的可编程序的ROM ROM ：PROMPROM如果用户需要写入程序，则要通过专门的PROM写入电路，产生足够大的电流把要写入“1”

32、的那个存储位上的二极管击穿，就意味着写入了“1”。读出的操作同掩膜ROM。字字线线位位线线地地址址这种存储器在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN结，字线与位线之间不导通，此时，意味着该存储器中所有的存储内容均为“0”。可擦除可编程序的可擦除可编程序的ROM ROM ：EPROMEPROMP+P+SiO2浮浮空空多多晶晶硅硅栅栅SDN基基体体首先，栅极浮空，没有电荷，没有导电通道，漏源级之间不导电，表明存储单元保存的信息为“1”。字字线线位位线线如果在漏源级之间加上+25V的电压，漏源极被瞬间击穿，电子通过SiO2绝缘层注入到浮动栅，浮动栅内有大量的负电荷。当高

33、电压去除后，由于浮动栅周围是SiO2绝缘层，负电荷无法泄漏，在N基体内感应出导电沟道。P+P+SiO2浮浮空空多多晶晶硅硅栅栅SDN基基体体导电沟道字字线线位位线线表明相应的存储单元导通，这时存储单元所保存的信息为“0”。一般情况下，浮动栅上的电荷不会泄漏，并且在微机系统的正常运行过程中，其信息只能读出而不能改写。如果要清除存储单元中所保存的信息，就必须将浮动栅内的负电荷释放掉。用一定波长的紫外光照射浮动栅，负电荷可以获得足够的能量摆脱SiO2的包围，以光电流的形式释放掉，这时，原来存储的信息也就不存在了。由这种存储单元所构成的由这种存储单元所构成的ROM存储芯片，在其上存储芯片，在其上方有一

34、个石英玻璃的窗口，紫外线正是通过这个窗方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除信息的，一般擦除信息口来照射其内部电路而擦除信息的，一般擦除信息需用紫外线照射需用紫外线照射1520分钟。分钟。电可擦除可编程电可擦除可编程ROM :EEPROMROM :EEPROMn+n+P基基体体第第一一级级多多晶晶硅硅栅栅第第二二级级多多晶晶硅硅栅栅+VG+VD原理与EPROM类似，当浮动栅上没有电荷时，漏源极不导电，数据信息为“1”，当浮动栅带上电荷，漏源极导通，数据信息为“0”。在第一级浮动栅上面增加了第二级浮动栅，当VG电压为正，电荷流向第一级浮动栅(编程)，当VG电压为负，

35、电荷从浮动栅流向漏极(擦除)，这个过程要求电流极小，可用普通电源(5V)供给VG。81ROMROM存储元件可看作是一个存储元件可看作是一个单向导通单向导通的开关电路。的开关电路。当字线上加有选中信号时当字线上加有选中信号时: :如果电子开关如果电子开关S S是是断开断开的，位线的，位线D D上将输出信息上将输出信息1 1；如果如果S S是是接通接通的，则位线的，则位线D D经经T T1 1接地，将输出信息接地，将输出信息0 0。ROMROM存储信息原理存储信息原理82一、一、EPROM831. 特点特点n可多次编程写入；可多次编程写入；n掉电后内容不丢失；掉电后内容不丢失；n内容的擦除需用紫外

36、线擦除器。内容的擦除需用紫外线擦除器。842. EPROM 2764n8K8bit芯片芯片n地址信号：地址信号：A0 A12n数据信号：数据信号：D0 D7n输出信号：输出信号：OEn片选信号：片选信号：CEn编程脉冲输入：编程脉冲输入：PGMn其引脚与其引脚与SRAM 6264完全兼容完全兼容. 853.2764的工作方式的工作方式数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编程方式快速编程方式编程写入：编程写入：每出现一个编程负脉冲就写入一个字节数据每出现一个编程负脉冲就写入一个字节数据86方式方式引脚状态引脚状态V VPPPP数据线状态数据线状态读出读出005V5

37、VDOUT（输出）（输出）编程编程输入输入01宽宽50ms5ms负脉冲负脉冲21VDIN（输入）（输入）校验编校验编程内容程内容005V21VDOUT（输出）（输出）禁止编禁止编程程01无脉冲无脉冲21V高阻抗高阻抗CEOEPGMnEPROM存储芯片，在其上方有一个石英玻璃存储芯片，在其上方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除信息的，一般擦除信息需用紫外部电路而擦除信息的，一般擦除信息需用紫外线照射线照射1520分钟。分钟。n擦除后，每个单元数据为擦除后，每个单元数据为FFH8788二、二、EEPROM891. 特点特点n可

38、在线编程写入；可在线编程写入；n掉电后内容不丢失；掉电后内容不丢失；n电可擦除。电可擦除。902. 典型典型EEPROM芯片芯片98C64An8K8bit芯片；芯片；n13根地址线（根地址线（A0 A12）；n8位数据线（位数据线（D0 D7）；）；n输出允许信号（输出允许信号（OE）；）；n写允许信号（写允许信号（WE）；）；n选片信号（选片信号（CE）；）；n状态输出端（状态输出端（READY / BUSY）。98C64A913. 工作方式工作方式n数据读出数据读出n编程写入编程写入n擦除擦除字节写入：每一次字节写入：每一次BUSY端变高写端变高写 入一个字节入一个字节自动页写入：每一次自

39、动页写入：每一次BUSY端变高写端变高写 入一页（入一页（1 32字节）字节）字节擦除：一次擦除一个字节字节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片时序时序92934. EEPROM的应用的应用n可通过程序实现对芯片的读写；可通过程序实现对芯片的读写；n仅当仅当READY / BUSY=1时才能进行时才能进行“写写”操作操作n“写写”操作的方法：操作的方法：n根据参数定时写入根据参数定时写入n通过判断通过判断READY / BUSY端的状态进行写入端的状态进行写入n仅当该端为高电平时才可写入下一个字节。P215例例94四、闪速四、闪速EEPROM特点：特点：n通过向内部控

40、制寄存器写入命令的方法通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。来控制芯片的工作方式。95工作方式工作方式数据读出数据读出编程写入：编程写入：擦擦 除除读单元内容读单元内容读内部状态寄存器内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写软件保护数据写入，写软件保护字节擦除，块擦除，片擦除字节擦除，块擦除，片擦除擦除挂起，恢复擦除挂起，恢复965.45.4 高速缓存（高速缓存（Cache)Cache)了解：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分级体系结构的分级体系结构97Cache的

41、基本概念的基本概念n设置设置Cache的理由：的理由：nCPU与主存之间在执行速度上存在较大差异；与主存之间在执行速度上存在较大差异；n高速存储器芯片的价格较高；高速存储器芯片的价格较高；n设置设置Cache的条件：的条件：n程序的局部性原理程序的局部性原理n时间局部性：时间局部性：n最近的访问项可能在不久的将来再次被访问最近的访问项可能在不久的将来再次被访问n空间局部性空间局部性：n一个进程所访问的各项，其地址彼此很接近一个进程所访问的各项，其地址彼此很接近98Cache的工作原理的工作原理CPUCache主主 存存DBDBDB命中命中存在存在不命中不命中99Cache的命中率的命中率n访问

42、内存时，访问内存时，CPU首先访问首先访问Cache，找到则，找到则 “命中命中”，否则为，否则为“不命中不命中”。n命中率影响系统的平均存取速度。命中率影响系统的平均存取速度。Cache存储器系统的平均存取速度存储器系统的平均存取速度= Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率例如：例如：nRAM的存取时间为的存取时间为8ns，CACHE的存取时间为的存取时间为1ns，CACHE的命中率为的命中率为90%。则存储器整体访问时间由。则存储器整体访问时间由没有没有CACHE的的8ns减少为：减少为：1ns90% + 8ns10% = 1.7ns 速度提高了近速度提高了近4倍。倍。n在一定的范围内，在一定的范围内，Cache越大，命中率就越高，但相越大，命中率就越高，但相应成本也相应提高应成本也相应提高nCache与内存的空间比一般为与内存的空间比一般为1 128100101Cache的读写操作的读写操作读操作读操作写操作写操作贯穿读出式贯穿读