印刷电路板的电磁兼容问题2014-4-20

1、印刷电路板(PCB)的电磁兼容问题PCB的发展趋势及存在的问题n印刷电路板（印刷电路板（PCB, Printed Circuit Board）作为电子产品）作为电子产品中电路元件和器件的电气连接的支撑元件中电路元件和器件的电气连接的支撑元件p高速、宽带、高灵敏度、高密集度和小型化高速、宽带、高灵敏度、高密集度和小型化 p布局布线密度增加，信号频率提高布局布线密度增加，信号频率提高 p高频信号线、集成电路的引脚、各类接插件、布线网络以及各种高频信号线、集成电路的引脚、各类接插件、布线网络以及各种元件等都可能成为具有天线特性的辐射干扰源元件等都可能成为具有天线特性的辐射干扰源p信号在互连线上的传输

2、具有信号在互连线上的传输具有反射、串音干扰、延迟和畸变反射、串音干扰、延迟和畸变等等n如何处理高速信号的电磁兼容问题成为如何处理高速信号的电磁兼容问题成为PCB设计能否成设计能否成功的关键因素功的关键因素 PCB研究的主要问题n布线网络本身的布线网络本身的信号完整性信号完整性，主要分析印刷线之间的互，主要分析印刷线之间的互扰及串音干扰问题扰及串音干扰问题 n实际布线网络可能产生的实际布线网络可能产生的电磁辐射和电磁干扰电磁辐射和电磁干扰，分析印，分析印刷线作为源刷线作为源向外辐射向外辐射情况情况 n电路板本身电路板本身抵抗外部电磁干扰的能力抵抗外部电磁干扰的能力，分析印刷线上作，分析印刷线上作

3、为接收器受到的干扰程度为接收器受到的干扰程度信号的完整性信号的完整性元器件与元器件与EMC地线和电源线的干扰及抑制地线和电源线的干扰及抑制 线路板的电磁辐射及抑制线路板的电磁辐射及抑制 PCB的分区与分层的分区与分层I/O接口的布线接口的布线集成电路的集成电路的EMC抑制抑制PCB的电磁兼容问题的电磁兼容问题 PCB信号完整性分析n信号完整性信号完整性（Signal Integrity，简称，简称SI）是指信号线上的信）是指信号线上的信号质量号质量及信号定时的准确性及信号定时的准确性 p良好的信号完整性是指在需要的时候具有所必需达到的电压良好的信号完整性是指在需要的时候具有所必需达到的电压电平

4、值电平值p差的信号完整性不是由单一因素导致，而是板级设计中多种差的信号完整性不是由单一因素导致，而是板级设计中多种因素共同引起因素共同引起 PCB信号完整性分析信号完整性问题包括：信号完整性问题包括：反射、过冲、振荡、地弹、串扰反射、过冲、振荡、地弹、串扰等等 PCB信号完整性分析n对于同一布线网络上对于同一布线网络上同一信号同一信号的的反射分析、阻抗匹配分反射分析、阻抗匹配分析、过冲分析、信号时序分析析、过冲分析、信号时序分析 n对于邻近布线网络上对于邻近布线网络上不同信号不同信号之间的之间的串扰分析串扰分析n阻抗控制阻抗控制: :p现代的高速数字设计中，越来越要求现代的高速数字设计中，越来

5、越要求PCB板具有很好的控制阻抗板具有很好的控制阻抗特性特性p要求要求PCB上某部分的阻抗尽量为一个固定值，信号在传输过程中上某部分的阻抗尽量为一个固定值，信号在传输过程中畸变和衰减最小，保证信号的完整性畸变和衰减最小，保证信号的完整性n考虑布线网络的几何拓扑结构，考虑布线网络的几何拓扑结构，PCB绝缘层的电介质特绝缘层的电介质特性以及每一布线层的电气特性性以及每一布线层的电气特性 PCB信号完整性分析上冲下冲上冲下冲振铃振铃延迟错误延迟错误多次跨越逻辑电平阈值多次跨越逻辑电平阈值 PCB信号完整性分析n传输线不连续导致的振荡及反射传输线不连续导致的振荡及反射p源端与负载端阻抗不源端与负载端阻

6、抗不匹配引起线上反射，匹配引起线上反射，负载将一部分电压反负载将一部分电压反射回源端射回源端p布线的几何形状布线的几何形状p不正确的迹线端接不正确的迹线端接p经过连接器的传输经过连接器的传输p电源平面的不连续电源平面的不连续p走线阻抗的变化走线阻抗的变化 PCB信号完整性分析n信号的过冲信号的过冲(overshoot)第一个峰值或者谷值超过设定第一个峰值或者谷值超过设定电压电压p下冲下冲(undershoot)，是指下一个谷值或者峰值，是指下一个谷值或者峰值p过大的过冲能够引起保护二极管工作，导致过早失效过大的过冲能够引起保护二极管工作，导致过早失效p过分的下冲能够引起假的时钟或者数据错误（误

7、操作）过分的下冲能够引起假的时钟或者数据错误（误操作） PCB信号完整性分析n信号振铃（信号振铃（ringing）和环绕振荡（）和环绕振荡（rounding）由线上过度）由线上过度的电感和电容引起的电感和电容引起p振铃属于欠阻尼状态，环绕振荡属于过阻尼状态振铃属于欠阻尼状态，环绕振荡属于过阻尼状态p振铃可以通过适当端接予以减小，但不可能完全消除振铃可以通过适当端接予以减小，但不可能完全消除 PCB信号完整性分析n地弹（地弹（ground bounce）：在电路中有大的电流涌动时会）：在电路中有大的电流涌动时会引起地平面反弹噪声引起地平面反弹噪声p如大量芯片的输出同时开启时，将有一个较大的瞬态电

8、流如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，在真正的地平面（在芯片与板的电源平面流过，在真正的地平面（0V）上产）上产生电压波动和变化，影响其它元器件动作生电压波动和变化，影响其它元器件动作n由于地电平面（包括电源和地）分割，例如地层被分割由于地电平面（包括电源和地）分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号传到模拟地为数字地、模拟地、屏蔽地等，当数字信号传到模拟地线区时，就会产生地平面回流噪声线区时，就会产生地平面回流噪声 PCB信号完整性分析n串音干扰（简称为串扰）串音干扰（简称为串扰）是由同一是由同一PCB板上的两条信号线板上的两条信号线

9、与地平面引起的，故也称为三线系统与地平面引起的，故也称为三线系统p串音是指出现在迹线之间、导线之间、迹线导线之间、安串音是指出现在迹线之间、导线之间、迹线导线之间、安装电缆之间、元件之间不期望的电磁场耦合装电缆之间、元件之间不期望的电磁场耦合p串音由电路网络中的电流和电压引起的，类似于天线耦合串音由电路网络中的电流和电压引起的，类似于天线耦合pPCB板层的参数、信号线间距、驱动端和接收端的电气特性板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串音都有影响及线端接方式对串音都有影响测量串音时使用测量串音时使用dB为单位为单位victimtalk(dB)source20logVXV

10、 串音22ssZV1sVs1Z1LZ2LZ绝缘介质地平面G(0V)SVM1SZsV2SZsgCvgCsvCgZ1LZ2LZG(0V)tt串音包括电容耦串音包括电容耦合和电感耦合合和电感耦合 电磁兼容设计的带宽 n电子电路电磁兼容设计中有两个问题必须明确电子电路电磁兼容设计中有两个问题必须明确p用于用于电磁兼容设计的带宽与电子电路的不同电磁兼容设计的带宽与电子电路的不同 p不能用脉冲重复周期决定的频带作为印制电路板的电不能用脉冲重复周期决定的频带作为印制电路板的电磁兼容设计带宽磁兼容设计带宽n电磁兼容设计的频率范围电磁兼容设计的频率范围p除了基本频率外，再考虑谐波因素，通常取除了基本频率外，再考

11、虑谐波因素，通常取10倍频倍频 脉冲信号的频谱1/d1/tr 谐波幅度谐波幅度（电压或电流）（电压或电流）频率（对数）频率（对数）-20dB/dec-40dB/decTdtrAV( or I) = 2A(d+tr)/TV( or I) = 0.64A/TfV( or I) = 0.2A/Ttr f 2 PCB信号完整性分析 PCB的信号完整性的信号完整性(电磁兼容电磁兼容)设计流程设计流程 信号的完整性信号的完整性元器件与元器件与EMC地线和电源线的干扰及抑制地线和电源线的干扰及抑制 线路板的电磁辐射及抑制线路板的电磁辐射及抑制 PCB的分区与分层的分区与分层I/O接口的布线接口的布线集成电路

12、的集成电路的EMC抑制抑制印刷电路板的电磁兼容问题印刷电路板的电磁兼容问题 元器件与EMC n边沿率边沿率 p选择数字元器件时通常根据制造商提供的逻辑门的传输延时选择数字元器件时通常根据制造商提供的逻辑门的传输延时来考虑，而没有考虑输入、输出信号的实际边沿率来考虑，而没有考虑输入、输出信号的实际边沿率p产生射频能量的主要因素是边沿率，不是运行频率产生射频能量的主要因素是边沿率，不是运行频率 p对于电磁兼容来说，元器件的边沿率是首先要考虑的问题，对于电磁兼容来说，元器件的边沿率是首先要考虑的问题，而时钟速度只是其次要考虑的问题而时钟速度只是其次要考虑的问题 p元器件的实际运行速度比标称的速度要快

13、元器件的实际运行速度比标称的速度要快l选择满足要求的速度较慢的元器件更有利于减小选择满足要求的速度较慢的元器件更有利于减小EMI高频情况下无源元件的模型 n在高频情况下在高频情况下分布电感与分布电容分布电感与分布电容：PCB板的引线、过孔、板的引线、过孔、电阻、电容、接插件等电阻、电容、接插件等 p过孔大约引起过孔大约引起0.6pF的电容的电容p集成电路封装材料引入集成电路封装材料引入26pF电容电容p线路板上的接插件有线路板上的接插件有520nH的分布电感的分布电感p一个双列直插一个双列直插24引脚集成电路插座引入引脚集成电路插座引入418nH分布电感分布电感p分布参数低频时可忽略，对高速系

14、统必须予以特别注意分布参数低频时可忽略，对高速系统必须予以特别注意 无源元无源元件件 低频下的集低频下的集中参数模型中参数模型 高频下的集中参数高频下的集中参数模型模型 频率响应频率响应 导线导线（PCBPCB的迹线）的迹线） fZ 电阻电阻 fZ 电感电感 fZ 电容电容 fZ 变压器变压器 fZ 高频情况下无源元件的模型 信号的完整性信号的完整性元器件与元器件与EMC地线和电源线的干扰及抑制地线和电源线的干扰及抑制 线路板的电磁辐射及抑制线路板的电磁辐射及抑制 PCB的分区与分层的分区与分层I/O接口的布线接口的布线集成电路的集成电路的EMC抑制抑制印刷电路板的电磁兼容问题印刷电路板的电磁

15、兼容问题地线和电源线的干扰及抑制 Q1Q2Q3Q4R4R2R3R1VCC被驱动电路被驱动电路ICCI驱动驱动I充电充电I放电IgVg典型的门电路输出级典型的门电路输出级( (图腾柱输出图腾柱输出) ) 输出为高：输出为高：Q3导通，导通，Q4截止截止输出为低：输出为低：Q3截止，截止，Q4导通导通这两种状态都在电源这两种状态都在电源与地之间形成了高阻与地之间形成了高阻抗，限制电源电流抗，限制电源电流 电源线、地线噪声电压波形输出ICCVCCIgVg地线干扰对电路的影响1324寄生电容地线上的这些干扰不仅会引起电路的误地线上的这些干扰不仅会引起电路的误操作，还会造成传导和辐射发射。为了操作，还会

16、造成传导和辐射发射。为了减小这些干扰，应尽量减小地线的阻抗减小这些干扰，应尽量减小地线的阻抗 线路板走线的电感 L = 0.002S2.3lg ( 2S / W ) + 0.5 HWSL = ( L1L2 - M2 ) / ( L1 + L2 - 2M ) 若：若：L1 = L2L= ( L1 + M ) / 2MII对于数字电路，地线阻抗决不是地线电阻。对于数字电路，地线阻抗决不是地线电阻。 例如，宽例如，宽0.5mm的印制线，每英寸电阻为的印制线，每英寸电阻为12m ，电感是，电感是15nH，对于，对于160MHz的信号，其阻抗为的信号，其阻抗为9.24 ，远大于直流电阻。，远大于直流电阻

17、。 地线网格每个芯片的近旁每个芯片的近旁应该有地线，往应该有地线，往往每隔往每隔11.5cm布一根地线布一根地线 地线网格抑制地线噪声电压地线网格抑制地线噪声电压(mV)的效果的效果 电源线噪声的消除电源线电感电源线电感储能电容储能电容这个环路尽量这个环路尽量小，尽量靠近小，尽量靠近电源和地引脚电源和地引脚逻辑门的输出状态发生变化时，电源线上会有电流突变，由于逻辑门的输出状态发生变化时，电源线上会有电流突变，由于电源线的电感效应，会在电源线上产生噪声电压，对其它共用电源线的电感效应，会在电源线上产生噪声电压，对其它共用电源的电路产生干扰，并且会产生辐射电源的电路产生干扰，并且会产生辐射 增强解

18、耦效果的方法电源电源地地铁氧体铁氧体注意铁氧体安装的位置注意铁氧体安装的位置用铁氧体增加用铁氧体增加电源端阻抗电源端阻抗接地线面接地线面细线细线粗线粗线用细线增加电用细线增加电源端阻抗源端阻抗 增加芯片从电源线吸收能量的难度，就能够使芯片尽量从增加芯片从电源线吸收能量的难度，就能够使芯片尽量从储能电容吸收能量，减少从电源线吸收的能量储能电容吸收能量，减少从电源线吸收的能量信号的完整性信号的完整性元器件与元器件与EMC地线和电源线的干扰及抑制地线和电源线的干扰及抑制 线路板的电磁辐射及抑制线路板的电磁辐射及抑制 PCB的分区与分层的分区与分层I/O接口的布线接口的布线集成电路的集成电路的EMC抑

19、制抑制印刷电路板的电磁兼容问题印刷电路板的电磁兼容问题线路板的两种辐射机理线路板的两种辐射机理差模辐射差模辐射共模辐射共模辐射电流环电流环I/O 电缆电缆线路板的电磁辐射及抑制电流环路产生的辐射近场区内近场区内: H = IA / (4 D3) A/m E = Z0IA / (2 D2) V/m ZW = Z0（2 D/ ） AI随频率、距离增加而增加随频率、距离增加而增加 Z0 f、D测量标准对电场提出要求，多在远场区测量测量标准对电场提出要求，多在远场区测量远场区内远场区内: H = IA / ( 2D) A/m E = Z0 IA / ( 2D) V/m ZW = Z0 = 377 导线

20、的共模辐射近场区内近场区内: H = IL/(4 D2) A/m E = Z0IL / (8 2D3) V/m ZW = Z0（ /2 D） I L随频率、距离增加而减小随频率、距离增加而减小 Z0 F，D测量标准对电场提出要求，多在远场区测量测量标准对电场提出要求，多在远场区测量远场区内远场区内: H = IL/ (2 D) A/m E = Z0 IL/ (2 D) V/m实际电路的辐射ZGZLVZC = ZG + ZL近场近场：ZC 7.9 Df E = 7.96VA/D3 （ V/m） ZC 7.9 Df E = 0.63IAf /D2 （ V/m） H = 7.96IA/D3 （ A/

21、m）环路面积环路面积 = AI远场远场： E = 1.310-8IAf2/D （ V/m）常用的差模辐射预测公式考虑地面反射时考虑地面反射时： E = 2. 6 10-8IAf 2/D （ V/m）测量电场辐射时都存在地面反射，因此要考虑这个因素。测量电场辐射时都存在地面反射，因此要考虑这个因素。根据电磁兼容分析中考虑最坏情况的原则，往往将场强乘根据电磁兼容分析中考虑最坏情况的原则，往往将场强乘以以2 逻辑电路满足EMI指标允许的环路面积逻辑逻辑 系列系列 上升上升时间时间 电流电流 不同时钟频率允许的面积（不同时钟频率允许的面积（cm2 ） 4 10 30 100 MHz 4000B 40

22、6 1000 400 74HC 6 20 50 45 18 6 74LS 6 50 20 18 7.2 2.4 74AC 3.5 80 5.5 2.2 0.75 0.25 74F 3 80 5.5 2.2 0.75 0.25 74AS 1.4 120 2 0.8 3 0.15 n各环路中电流的频率相同时有叠加关系：各环路中电流的频率相同时有叠加关系：N个环路辐射，乘以个环路辐射，乘以 N n各环路中电流的频率不同则没有叠加的关系各环路中电流的频率不同则没有叠加的关系: 分散时钟频率分散时钟频率n在设计电路时，尽量避免使用同一个时钟来获得不同的同步信号在设计电路时，尽量避免使用同一个时钟来获得不

23、同的同步信号如何减小差模辐射E = 2. 6 10-8 I A f 2 /D低通滤波器低通滤波器布线布线尽量使用低速芯片尽量使用低速芯片 延长上升时间延长上升时间 滤除滤除1/tr频率以上的频率频率以上的频率 实际电流不按设计路径流动，而选择实际电流不按设计路径流动，而选择阻抗最小路径阻抗最小路径 最重要的一点是知道差模电流的实际最重要的一点是知道差模电流的实际路径，从而确定差模电流的环路面积路径，从而确定差模电流的环路面积如何减小差模辐射如何减小差模辐射如何减小差模辐射PCB板上的环路面积板上的环路面积如何减小差模辐射PCB板内环路面积的减缩板内环路面积的减缩如何减小差模辐射单层板在信号线旁

24、边布一根地线单层板在信号线旁边布一根地线 双层板在信号线下方布一根地线双层板在信号线下方布一根地线 外拖电缆的共模辐射LI2HCPI3I1CPVCM机箱内的所有机箱内的所有信号都会通过信号都会通过电缆辐射！电缆辐射！3/(0.11)/(0.93 10 )37CM DMILIL 共模电流辐射强度比差模辐射高共模电流辐射强度比差模辐射高37dB 外拖电缆的共模辐射n不要试图通过将电路与大地不要试图通过将电路与大地“断开断开” 来减小共模来减小共模辐射辐射p将电路与大地断开仅能够在低频减小共模电流。而将电路与大地断开仅能够在低频减小共模电流。而在低频时，辐射并不是主要的问题在低频时，辐射并不是主要的

25、问题p高频时寄生电容形成的通路阻抗很小高频时寄生电容形成的通路阻抗很小n实际电缆上的共模电流不仅由电缆中传输的差模信实际电缆上的共模电流不仅由电缆中传输的差模信号产生，而且还会由机箱内电路产生的差模辐射感号产生，而且还会由机箱内电路产生的差模辐射感应到电缆上形成应到电缆上形成 两端设备都接地的情况LCPICMRWRWL ZCM = RW + j L+RL+1/ j C按照环路的阻抗、近场、远场条件等可以计算共模环路辐射按照环路的阻抗、近场、远场条件等可以计算共模环路辐射 悬浮电缆ICM近场区内近场区内: E = 1430 IL/(f D3) V/m远场区内远场区内: E = 0.63 ILf

26、/D V/m考虑地面反射考虑地面反射： E = 1.26 ILf /D V/m电缆长度：电缆长度：L连接小的、没有接地连接小的、没有接地的器件或设备的器件或设备( (如传感如传感器、键盘等器、键盘等) ) 怎样减小共模辐射 E = 1.26 I L f / D 共模滤波共模滤波共模扼流圈共模扼流圈减小共模电压减小共模电压使用尽量使用尽量短的电缆短的电缆共模滤波共模滤波电缆屏蔽电缆屏蔽信号的完整性信号的完整性元器件与元器件与EMC地线和电源线的干扰及抑制地线和电源线的干扰及抑制 线路板的电磁辐射及抑制线路板的电磁辐射及抑制 PCB的分区与分层的分区与分层I/O接口的布线接口的布线集成电路的集成电

27、路的EMC抑制抑制印刷电路板的电磁兼容问题印刷电路板的电磁兼容问题 PCB的分区的分区 结构逻辑分区结构逻辑分区 物理分区物理分区 电气分区电气分区PCB的分区设计的分区设计 PCB的分区设计的分区设计 将将PCB分区为独立的模拟部分和数字部分。分区为独立的模拟部分和数字部分。AD转换器要跨分区放置。转换器要跨分区放置。不要对地进行分割。不要对地进行分割。在电路板的模拟部分和数字部分下面敷设统一地。在电路板的模拟部分和数字部分下面敷设统一地。在电路板的所有层中，数字信号只能在电路板的数字部在电路板的所有层中，数字信号只能在电路板的数字部分布线，模拟信号只能在分布线，模拟信号只能在PCB的模拟部

28、分布线。的模拟部分布线。实现模拟和数字电源分割。实现模拟和数字电源分割。布线不能跨越分割电源面之间的间隙，必须跨越分割电布线不能跨越分割电源面之间的间隙，必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上。源之间间隙的信号线要位于紧邻大面积地的布线层上。认真分析回流路径和回流方式。认真分析回流路径和回流方式。PCB的分区设计的分区设计 在进行在进行PCB设计时，对电磁兼容有两个基本要求：设计时，对电磁兼容有两个基本要求： (1) 可能减小电流环路的面积。可能减小电流环路的面积。 (2) 系统只采用一个参考地。系统只采用一个参考地。PCB的分区设计的分区设计 印制电路板基本布线印制电路

29、板基本布线PCB的分层设计的分层设计 PCB的分层设计的分层设计 信号层，特别是高速信号层最好是紧贴地平面层。信号层，特别是高速信号层最好是紧贴地平面层。阻抗要求不严格的信号线可走微带线，重要信号线要走带状线。阻抗要求不严格的信号线可走微带线，重要信号线要走带状线。对于时钟、复位、敏感信号线，最好用两个地平面包围起来。对于时钟、复位、敏感信号线，最好用两个地平面包围起来。主电源平面主电源平面(PCB上功率最大的那个电源上功率最大的那个电源)地平面地平面之下。之下。关键信号层要有地平面相邻。关键信号层要有地平面相邻。关键的主电源有一对应地平面相邻回流。关键的主电源有一对应地平面相邻回流。次要的布

30、线层需要有地或电源层作回流。次要的布线层需要有地或电源层作回流。对于多层板，关键布线层应与完整地平面相邻。对于多层板，关键布线层应与完整地平面相邻。多电源情况下，要尽可能减少不同电压电源层的相互覆盖。多电源情况下，要尽可能减少不同电压电源层的相互覆盖。PCB分层设计的一般原则分层设计的一般原则：PCB的分层设计的分层设计 双层板双层板PCB的分层设计的分层设计 四层板四层板 (1) 第一层第一层(元件面元件面)：信号和时钟层；：信号和时钟层；(2) 第二层：地线层；第二层：地线层；(3) 第三层：电源板；第三层：电源板；(4) 第四层第四层(焊锡面焊锡面)信号和时钟层。信号和时钟层。PCB的分

31、层设计的分层设计 第一层：第一层：( (元件面元件面) )信号布线层信号布线层( (微带传输线微带传输线) )第二层：接地层第二层：接地层第三层：信号布线层第三层：信号布线层( (带状线带状线) )第四层：信号布线层第四层：信号布线层( (带状线带状线) )第五层：电源层；第五层：电源层；第六层：第六层：( (焊锡面焊锡面) )信号布线层信号布线层( (微带传输线微带传输线) )六层板六层板（布局（布局1）常用于时钟信号，高频器件常用于时钟信号，高频器件PCB的分层设计的分层设计 六层板六层板( (布局布局2 ) )第一层：第一层：(元件面元件面)信号布线层信号布线层(微带传输线微带传输线)第

32、二层：内嵌式信号布线层第二层：内嵌式信号布线层(带状线带状线) 第三层：地线层第三层：地线层第四层：电源层第四层：电源层第五层：内嵌式信号布线层第五层：内嵌式信号布线层(带状线带状线) 第六层：第六层：(焊锡面焊锡面)信号布线层信号布线层(微带传输线微带传输线)PCB的分层设计的分层设计 第一层：第一层：(元件面元件面)信号布线层信号布线层(微带传输线微带传输线)；第二层：地线层第二层：地线层第三层：信号布线层第三层：信号布线层(带状线带状线)：第四层：电源层；第四层：电源层；第五层：地线层：第五层：地线层：第六层：第六层：(焊锡面焊锡面)信号布线层信号布线层(微带传输线微带传输线)。 六层板

33、六层板( (布局布局3 ) )PCB的分层设计的分层设计 八层板八层板( (布局布局1 ) )第一层：第一层：( (元件面元件面) )信号布线层信号布线层( (微带传输线微带传输线) )； 第二层：内嵌式信号布线层第二层：内嵌式信号布线层( (微带传输线微带传输线) )； 第三层：地线层：第三层：地线层： 第四层：信号布线层第四层：信号布线层( (带状线带状线) )： 第五层：信号布线层第五层：信号布线层( (带状线带状线) )； 第六层：电源板；第六层：电源板； 第七层：内嵌式信号布线层第七层：内嵌式信号布线层( (微带传输线微带传输线) )； 第八层：第八层：( (焊锡面焊锡面) )微带线

34、信号传输层。微带线信号传输层。PCB的分层设计的分层设计 第一层：第一层：( (元件面元件面) )信号布线层信号布线层( (微带传输线微带传输线) )；第二层：地线层；第二层：地线层；第三层：信号布线层第三层：信号布线层( (带状线带状线) )；第四层：地线层；第四层：地线层；第五层：电源板；第五层：电源板；第六层：信号布线层第六层：信号布线层( (带状线带状线) )；第七层：地线层；第七层：地线层；第八层：第八层：( (焊锡面焊锡面) )信号布线层信号布线层( (微带传输线微带传输线) )。 八层板八层板( (布局布局2 ) )PCB的分层设计的分层设计 第一层：第一层：( (元件面元件面)

35、 )信号布线层信号布线层( (微带传输线微带传输线) )第二层：地线层第二层：地线层第三层：信号布线层第三层：信号布线层( (带状线带状线) )：第四层：信号布线层第四层：信号布线层( (微带传输线微带传输线) )；第五层：地线层；第五层：地线层；第六层：电源层；第六层：电源层；第七层：信号布线层第七层：信号布线层( (带状线带状线) )；第八层：信号布线层第八层：信号布线层( (带状线带状线) )；第九层：地线层；第九层：地线层；第十层：信号布线层第十层：信号布线层( (微带传输线微带传输线) )。十层板十层板( (布局布局1 ) )PCB的分层设计的分层设计 第一层：第一层：( (元件面元

36、件面) )信号布线层信号布线层( (微带传输线微带传输线) )第二层：地线层第二层：地线层第三层：信号布线层第三层：信号布线层( (带状线带状线) )：第四层：电源层；第四层：电源层；第五层：信号布线层第五层：信号布线层( (带状线带状线) )；第六层：地线层；第六层：地线层；第七层：电源层；第七层：电源层；第八层：信号布线层第八层：信号布线层( (带状线带状线) )；第九层：地线层；第九层：地线层；第十层：信号布线层第十层：信号布线层( (微带传输线微带传输线) )。十层板十层板( (布局布局2 ) )PCB的分层设计的分层设计 好好PCB的分层设计的分层设计 20 H 原则原则20H值一般

37、为值一般为3mm 电源平面相对于其回流地平面内缩后可以有效电源平面相对于其回流地平面内缩后可以有效抑制抑制“边缘辐射边缘辐射”问题问题电源层电源层电源层电源层PCB的分层设计的分层设计 20H 原则的应用原则的应用PCB的分层设计的分层设计 对于板级工作频率不小于对于板级工作频率不小于50MHz的单板，若第的单板，若第2层与倒数层与倒数 第第2层为布线层，则层为布线层，则TOP、BOTTON层应铺接地铜箔层应铺接地铜箔 关键信号线一般都是强辐射或极其敏感的信号线，靠近地关键信号线一般都是强辐射或极其敏感的信号线，靠近地 平面布线能够使其信号回路面积最小平面布线能够使其信号回路面积最小 PCB的

38、分层设计的分层设计 电源平面与地平面相邻，可以有效地减小电源电流的回路面电源平面与地平面相邻，可以有效地减小电源电流的回路面 (a)(a)好的回流；好的回流； (b)(b)差的回流差的回流 PCB的分层设计的分层设计 信号的完整性信号的完整性元器件与元器件与EMC地线和电源线的干扰及抑制地线和电源线的干扰及抑制 线路板的电磁辐射及抑制线路板的电磁辐射及抑制 PCB的分区与分层的分区与分层I/O接口的布线接口的布线集成电路的集成电路的EMC抑制抑制印刷电路板的电磁兼容问题印刷电路板的电磁兼容问题 I/O接口及连接器设计n连接器产生的干扰连接器产生的干扰p电缆上产生共模电压的一个主要原因就是电路板

39、上电缆上产生共模电压的一个主要原因就是电路板上其它电路其它电路与与I/O接口电路部分的耦合，既有空间耦合，接口电路部分的耦合，既有空间耦合，也有通过地线、电源线等传导耦合也有通过地线、电源线等传导耦合I/O接口及连接器设计n分隔和分区分隔和分区 p物理上将元件、电源、功能器件、功能区和子区分隔物理上将元件、电源、功能器件、功能区和子区分隔p去掉印制电路板平面上的部分铜片，称之为去掉印制电路板平面上的部分铜片，称之为“护沟护沟” n隔离区之间的连接隔离区之间的连接p用隔离变压器、光电隔离器、共模数据线滤波器跨越用隔离变压器、光电隔离器、共模数据线滤波器跨越 p单点法实现分隔区间的连接，单点法实现分隔区间的连接，I/O区域的地与电路地之间区域的地与电路地之间通过通过“桥桥”连接连接 n连接器的接地连接器的接地p在连接器的数据线与地之间增加滤波电容或旁路电容在连接器的数据线与地之间增加滤波电容或旁路电容p旁路电容置于旁路电容置于I/O连接器侧：滤除外来辐射电磁波连接器侧：滤除外来辐射电磁波p置于数据线滤波器输入侧：滤除向外辐射电磁噪声置于数据线滤波器输入侧：滤除向外辐射电磁噪声I/O接口布线的一些要点I/O接口布线的一些要点干净区域干净区域