电子技术基础数字实验FPGA的设计应用xilinxiseISE13.4应用演示新ppt课件_第1页
电子技术基础数字实验FPGA的设计应用xilinxiseISE13.4应用演示新ppt课件_第2页
电子技术基础数字实验FPGA的设计应用xilinxiseISE13.4应用演示新ppt课件_第3页
电子技术基础数字实验FPGA的设计应用xilinxiseISE13.4应用演示新ppt课件_第4页
电子技术基础数字实验FPGA的设计应用xilinxiseISE13.4应用演示新ppt课件_第5页
已阅读5页,还剩50页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、 资料可从网站bucteda.eefocus下载传统数字系统设计流程设计目标人工给出真值表人工给出真值表人工化简卡诺图人工化简卡诺图得到最简表达式得到最简表达式人工使用人工使用LSI电路实现电路实现系统调试和验证系统调试和验证现代数字系统设计流程设计目标设计目标设计输入设计输入功能级仿真功能级仿真逻辑综合逻辑综合时序仿真时序仿真系统调试与验证系统调试与验证entity lab1 is port(a,b,c : in std_logic; y : out std_logic);end lab1; architecture rtl of lab1 isbegin yDigilent-Adept -

2、adeptDigilent-Adept -adept”,打开专门的下载工具。,打开专门的下载工具。此时此时AdeptAdept工具会自动识别到器件。工具会自动识别到器件。(2) (2) 接着点击接着点击BrowseBrowse,找到设计工程所在目录,找到设计工程所在目录下的下的led.bitled.bit文件文件, ,点击打开点击打开. .(3 3在出现的对话框中,点击在出现的对话框中,点击“是是”(4 4点击点击ProgramProgram,在弹出信息中再次点击,在弹出信息中再次点击“是是”(5 5下载成功后,会在下载界面栏的下方窗口中出现下载成功后,会在下载界面栏的下方窗口中出现Progr

3、am SuccessfulProgram Successful信息。查看开发板,将信息。查看开发板,将SW0SW0拨为拨为lowlow,可以看到可以看到LD0LD0、LD1LD1、LD2LD2、LD3LD3在闪烁。在闪烁。1.学习及验证实验项目: 按照实验指导书4.3节所示步骤,建立工程项目,输入源文件,进行时序仿真,验证所设计功能,然后进行编译,正确生成所需下载.bit类型文件。下载配置文件到实验板BASYS2上,观察验证实验现象。 2.设计实验项目 使用verilog语言设计实现-模六十计数器功能要求: 利用实验板实现模六十计数,即0001020304590001,并在Basys2实验板的

4、AN1AN0或LD7LD0上显示。设计步骤与要求:计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。在Xilinx ISE13.4 软件中,编写输入所设计的源程序文件。对源程序进行编译及仿真分析注意合理设置,以便能够在验证逻辑的基础上尽快得出仿真结果)。输入管脚约束文件,对设计项目进行编译与逻辑综合,生成下载所需.bit类型文件。在Basys2实验板上下载所生成的.bit文件,观察验证所设计的电路功能。本卷须知 适当设置仿真文件,使得能够达到尽快得到仿真结果,同时能够验证所设计系统的逻辑与时序的目的。 按实验报告格式要求,描述系统设计实现目标要求,设计实现原理,对于用层次化

5、设计方法所设计的电路系统,给出系统各模块的连接关系图;给出源码清单,测试文件清单,管脚定义文件清单,系统使用说明,系统功能与性能测试结果,并简述系统设计开发步骤与过程,总结实验心得体会并提出意见建议。 由10进制计数器构成100进制计数器/* counter10.v ( BCD: 09 ) *module counter10(Q, nCR, EN, CP); input CP, nCR, EN; output 3:0Q; reg 3:0 Q; always (posedge CP or negedge nCR) begin if(nCR) Q = 4b0000; / nCR0,计数器被异步清零

6、 else if(EN) Q = Q; /EN=0,暂停计数 else if(Q = 4b1001) Q = 4b0000; else Q = Q + 1b1; /计数器增1计数 endendmodule 由10进制计数器构成100进制计数器/* counter100.v (BCD: 0059)*/100进制计数器:调用10进制模块两次module counter100(Cnt, nCR, EN, CP); input CP, nCR, EN; output 7:0 Cnt; /模60计数器的输出信号 wire 7:0 Cnt; /输出为8421 BCD码 wire ENP; /计数器十位的使能信号中间变量) counter10 UC0 (Cnt3:0, nCR, EN, CP); /计数器的个位 counter10 UC1 (Cnt7:4, nCR, ENP, CP); /计数器的十位 assign ENP = (Cnt3:0=4h9); /产生计数器十位的使能信号endmodule 基于基于Verilog语言的语言的ISE设计流程设计流程-生成生成PROM文件并下载到文件并下载到PROM

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论