第六章内存储器接口

1、第六章第六章 内存储器接口（内存储器接口（6学时）学时） 第四节第四节 16位、位、32位及位及64位机存位机存 储器系统储器系统 退 出第一节第一节 内存储器件内存储器件(2学时学时) 知知 识识 概概 述述 第二节第二节 地址译码地址译码 (2学时学时) 第三节第三节 内存储器扩展技术内存储器扩展技术 (2学时学时)第一节第一节 内存储器件内存储器件 6.1.1 内存储器概述内存储器概述 退 出1.存储器有两种基本操作读和写。2. 所有的存储芯片都设有地址引脚、数据引脚、读、写 控制脚及片选脚。 6.1.2 内存储器的分类内存储器的分类 退 出内存储器内存储器ROM双极双极RAMMOS型型

2、RAM掩模式掩模式ROM可编程的可编程的ROM可擦除可擦除PROM RAM SRAMDRAMEPROMEEROM6.1.2 一、随机存取存储器一、随机存取存储器RAM 1. 双极型双极型RAM 双极型RAM的主要特点： 存取时间短，通常为几纳秒到几十纳秒； 其集成度低、功耗大，而且价格也较高。 2. MOS型型RAM 用MOS器件构成的RAM又可分为SRAM和DRAM。 退 出6.1.2二、只读存储器二、只读存储器ROM 1. 掩模式只读存储器掩模式只读存储器 这种芯片存储的信息稳定，成本最低。适用于存放一 些可批量生产的固定不变的程序或数据。 2. 可编程可编程ROM 用户可以读出其内容，但

3、再也无法改变它的内容。 3. 可擦除的可擦除的PROM 可擦除的PROM芯片因其擦除的方式不同可分为两类。 （1）一是通过是紫外线照射来擦除，这种用紫外线擦除 的PROM称为EPROM （2）另外一种是通过电的方法来擦除，这种PROM称为EEPROM芯片内容擦除后仍可以重新对它进行编程，写入新的内容。擦除和重新编程都可以多次进行。退 出6.1.3 存储器芯片的主要技术指标存储器芯片的主要技术指标 1. 存储容量 存储器芯片的存储容量用“存储单元个数每存储单元的位数”来表示。当计算机的内存确定后，选用容量大的芯片则可以少用几片，这样不仅使电路连接简单，而且功耗也可以降低。2. 存取时间和存取周期

4、 存取时间又称存储器访问时间，即启动一次存储器操作（读或写）到完成该操作所需要的时间。CPU在读写存储器时，其读写时间必须大于存储器芯片的额定存取时间。如果不能满足这一点，微型机则无法正常工作。 存取周期是连续启动两次独立的存储器操作所需间隔的最小时间。若令存取时间为tA，存取周期为TC，则二者的关系为TCtA。退 出6.1.33. 可靠性 目前所用的半导体存储器芯片的平均故障间隔时间约为5l06l108小时左右。4. 功耗 使用功耗低的存储器芯片构成存储系统，不仅可以减少对电源容量的要求，而且还可以提高存储系统的可靠性。退 出 6.1.4 随机存取存储器的存储元及外部特性随机存取存储器的存储

5、元及外部特性 一、静态存储器一、静态存储器1. SRAM的存储元的存储元 静态RAM的基本存储电路（即存储元）一般是由6个MOS管组成的双稳态电路，如图6.1所示。 2. SRAM的外部特性的外部特性 6264芯片是一个8K8bit的CMOS SRAM芯片，其引脚如图6.2所示。 A0Al2:13根地址信号线。一个存储芯片上地址线的多少决定了该芯片有多少个存储单元。通常这这13根地址线根地址线通常接到系统地址总线的低通常接到系统地址总线的低13位位上，以便CPU能够寻址芯片上的各个单元。 退 出6.1.4 D0D7:8根双向数据线。对SRAM芯片来讲，数据线的根数决定了芯片上每个存储单元的二进

6、制位数。使用时，这这8根数据线与系统的数据总线相连。根数据线与系统的数据总线相连。 CS1 、CS2：片选信号线。 OE：输出允许信号。只有当为低电平时，CPU才能够从芯片中读出数据，通常与系统总线的MEMW相连。 WE：写允许信号。当WE为低电平时，允许数据写入芯片，通常与系统总线的MEMW相连。 其它引脚：Vcc为+5V电源，GND是接地端，NC表示空端。退 出6.1.4二、动态存储器二、动态存储器 1. DRAM的存储元的存储元 单管动态存储元电路如图6.3所示。 2. DRAM的外部特性的外部特性 图6.4所示为2164A的引脚图，其引脚功能如下： A0A7：地址输入线。DRAM芯片在

7、构造上的特点是芯片上的地址引脚是复用的。两次送到芯片上去的地址分别称为行地址和列地址。在相应的锁存信号控制下，它们被锁存到芯片内部的行地址锁存器和列地址锁存器中。 DIN和DOUT：芯片的数据输入、输出线。 RAS：行地址锁存信号。 CAS：列地址锁存信号。 WE：写允许信号。当它为低电平时，允许将数据写入。反之，当WE=l时，可以从芯片读出数据。退 出6.1.5 只读存储器的存储元及外部特性只读存储器的存储元及外部特性 一、一、EPROM1. EPROM的存储元的存储元 它的基本存储单元的结构和工作原理如图6.5所示。 2. EPROM的外部特性的外部特性 27256的外部引脚如图6.6所示

8、，这是一块32K8bit的EPROM芯片，27256各引脚如下： A0Al4：l5根地址输入线。 D0D7：8根双向数据线。 CE ：选片信号，低电平有效。 OE ：输出允许信号，低电平有效。当OE=0时，芯片中的数据可由D0D7端输出。 Vpp：编程电压输入端。编程时应在该端加上编程高电压，不同的芯片对VPP的值要求的不一样，可以是+12.5V，+15V，+21V，+25V等。退 出6.1.5二、二、EEPROM1. EEPROM的存储元的存储元 E2PROM存储元的结构示意图如图6.7所示。2. EEPROM的外部特性的外部特性 NMC98C64A为8K8位的EEPROM，其引脚如图6.8

9、所示。其中： A0A12：13根地址线。 D0D7：8条数据线。 CE：选片信号，低电平有效。 OE ：输出允许信号，低电平有效。 WE：写允许信号，低电平有效。 READY/BUSY：状态输出端。98C64A正在执行编程写入时，此管脚为低电平。写完后，此管脚变为高电平。因为正在写入当前数据时，98C64A不接收CPU送来的下一个数据，所以CPU可以通过检查此管脚的状态来判断写操作是否结束。 退 出第二节第二节 地址译码地址译码 CPU输出的地址引脚如何与存储芯片的地址连接呢？通常将CPU的地址引脚与同名的存储芯片的地址引脚直接相连，CPU剩余的地址引脚，也即高位地址通过译码连接存储芯片的片选

10、端。 退 出6.2.1 地址译码方式地址译码方式 存储器的地址译码方式可以分为两种，一种称为全地址译码，另一种称为部分地址译码。 一、全地址译码方式一、全地址译码方式 所谓全地址译码，就是构成存储器时要使用全部地址总线信号，即所有的高位地址信号用来作为译码器的输入，低位地址信号接存储芯片的地址输入线，从而使得存储器芯片上的每一个单元在整个内存空间中具有唯一的一个地址。 如图6.9所示。这是一片SRAM 6264与8086/8088系统的连接图。可以看出，只要A19A13为以下二进制位时，就可访问6264存储单元，具体哪一个存储单元由低13位（A12A0）决定。退 出6.2.1 0111 101

11、 该片6264的地址范围为： 0111 1010 0000 0000 0000=3E000H 到 0011 1111 1111 1111 1111=3FFFFH 若将图6.9中的“与非”门改为“或”门，如图6.10所示，则6264的地址范围就变成84000H85FFFH。二、部分地址译码方式二、部分地址译码方式 顾名思义，部分地址译码就是仅把地址总线的一部分地址信号线与存储器连接，通常是用高位地址信号的一部分（而不是全部）作为片选译码信号，图6.11就是一个部分地址译码的例子。退 出6.2.1 从图6.11可以看出，A19A0为以下二进制位时，就可访问6264存储单元。 1111 1 低13位

12、可取0 0000 0000 00001 1111 1111 1111，所以该片的地址范围为： 1111 10 0000 0000 00001111 11 1111 1111 1111 当A14 A13=00：1111 1000 0000 0000 0000=F8000H 到 1111 1001 1111 1111 1111=F9FFFH 当A14 A13=01：FA000HFBFFFH 当A14 A13=10：FC000HFDFFFH 当A14 A13=11：FE000HFFFFFH 按这种地址译码方式，芯片占用的这4个8KB的区域决不可再分配给其它芯片。否则，会造成总线竞争而使微机无法正常工

13、作。退 出6.2.2 常用的译码器件常用的译码器件 一、一、3-8线译码器线译码器 集成电路器件中有不少专用译码器，其中74LS138经常作为存储器的译码器件，其引脚图如图6.12所示。 它的真值表如表6.1所示。 例如，以8088为CPU的微型计算机系统，其RAM系统由8片6264组成，要求存储范围为50000H5FFFFH。利用74LS138作为译码器件，采用全译码，其连接图如图6.13所示。退 出6.2.2二、二、PROM地址译码地址译码 图6.14描述了用82S147 PROM（5128）代替图6.14的74LS138译码器。 表6.2描述了编程到每个PROM单元的二进制值。由于一块新

14、的PROM单元都为逻辑1，所以256个单元中只需写入8个单元。三、三、PAL可编程译码器可编程译码器 图6.15描述了用PAL16L8代替图6.14PROM译码。 其编程程序如下：退 出6.2.2CHIP DECODER PAL16L8;pins 1 2 3 4 5 6 7 8 9 10 A19 A18 A17 A16 A15 A14 A13 NC NC GND;pins 11 12 13 14 15 16 17 18 19 20 NC O8 O7 O6 O5 O4 O3 O2 O1 VCCEQUATIONS/O1=/A19*A18*/A17*A16*/A15*/A14*/A13 /O2=/A

15、19*A18*/A17*A16*/A15*/A14*A13/O3=/A19*A18*/A17*A16*/A15*A14*/A13 /O4=/A19*A18*/A17*A16*A15*/A14*/A13/O5=/A19*A18*/A17*A16*/A15*A14*A13 /O6=/A19*A18*/A17*A16*A15*/A14*A13/O7=/A19*A18*/A17*A16*A15*A14*/A13 /O8=/A19*A18*/A17*A16*A15*A14*A13退 出第三节第三节 内存储器扩展技术内存储器扩展技术 6.3.1 存储容量的位扩展存储容量的位扩展 单个存储芯片字长就不能满足

16、要求，这时就需要进行位扩展，以满足字长的要求。 位扩展的电路连接方法是位扩展的电路连接方法是：将每个存储芯片的地址线和控制线（包括选片信号线、读/写信号线等）全部同名接在一起，而将它们的数据线分别引出连接至数据总线的不同位上。 其连接方法如图6.16所示。退 出6.3.2 存储容量的字扩展存储容量的字扩展 字扩展是对存储器容量的扩展。 字扩展的电路连接方法是字扩展的电路连接方法是：将每个芯片的地址信号、数据信号和读/写信号等控制信号线同名全部接在一起，只将选片端分别引出到地址译码器的不同输出端，即用片选信号来区别各个芯片的地址。其连接示意图如图6.17所示。退 出6.3.3 存储容量的字位扩展

17、存储容量的字位扩展 在构成一个实际的存储器时，往往需要同时进行位扩展和字扩展才能满足存储容量的需求。扩展时需要的芯片数量可以这样计算：要构成一个容量为MN位的存储器，若使用pk位的芯片（pM,kN），则构成这个存储器需要(M/p）(N/k)个这样的存储器芯片。 例例6-1 用Intel 2164构成容量为128KB的内存。 分析：分析：由于2164是64K1的芯片，所以首先要进行位扩展。用8片2164组成64KB的内存模块，然后再用两组这样的模块进行字扩展。所需的芯片数为（128/64）（8/1）=16片。 连接示意图如图6.18所示。退 出6.3.3 综上所述，存储器容量的扩展可以分为3步：

18、 第一，选择合适的芯片； 第二，根据要求将芯片“多片并连”进行位扩展，设计出满足字长要求的存储模块； 第三，将多组串联，对存储模块进行字扩展，构成符合要求的存储器系统。退 出 第四节第四节 16位、位、32位及位及64位机位机存储器系统存储器系统 6.4.1 16位机的存储系统位机的存储系统 存储系统分为两个存储体，如图6.19所示。 对于16位的CPU为此也都设置了用于存储体选择的两个 控制 信号和。表6.3描述了这两个引脚和所选择的存储体。 在Intel系列的CPU通过产生独立的写信号来选择每个存 储体的写操作，如图6.20所示。 图6.21描述了一个8086存储系统的连接图。 退 出6.

19、4.2 32位机的存储系统位机的存储系统 对于32位机的存储系统分为4个存储体，如图6.22所示。 32位的CPU都设置了用于选择存储体的信号、和。每个存储体的独立的写信号如图6.23所示。 退 出6.4.3 64位机的存储系统位机的存储系统 对于64位机的存储系统分为8个存储体，如图6.24所示。 64位的CPU都设置了用于选择存储体的信号、和。每个存储体的独立的写信号如图6.25所示。退 出图6.1 静态RAM的存储电路退 出图图6.2 SRAM 6264外部脚图外部脚图退 出NC1VCC28A19A28A37A46A55A64A73A825A924A1021A1123A122WE27OE

20、22CS120CS226D011D112D213D315D416D517D618D719GND14A010SRAM 6264图6.3 单管动态存储元的电路退 出图图6.4 2164A外部引脚图外部引脚图退 出A05A16A27A312A411A510A613A79NC1DIN2WE3RAS4GND8Vcc16CAS15DOUT14图图6.4 2164A外部引脚图外部引脚图图图6.5 6.5 EPROMEPROM存储单元示意图存储单元示意图退 出图图6.6 EPROM 27256引脚图引脚图退 出VPP1VCC28A19A28A37A46A55A64A73A825A924A1021A1123A1

21、22A1427OE22CE20A1326D011D112D213D315D416D517D618D719GND14A010U?AM27C256-200/BXA(28)图图6.7 E2PROM存储元结构示意图存储元结构示意图 退 出图图6.8 NMC98C64A引脚图引脚图退 出READY/BUSY1A122A73A64A55A46A37A28A19A010D011D112D213GND14D315D416D517D618D719CE20A1021OE22A1123A924A825NC26WE27Vcc28NMC98C64A图图6.9 6.10退 出图图6.9 6.10退 出图图6.11 部分地

22、址译码连接图部分地址译码连接图退 出图图6.12 74LS138引脚图引脚图退 出A1B2C3G16G2A4G2B5Y015Y114Y213Y312Y411Y510Y69Y77表表6.1 74 LS138真值表真值表退 出G2INPUTSOUTPUTSENABLESELECTG1CBAY0Y1Y2Y3Y4Y5Y6Y7HHHHHHHHHLHHHHHHHHHLLLLLHHHHHHHHLLLHHLHHHHHHHLLHLHHLHHHHHHLLHHHHHLHHHHHLHLLHHHHLHHHHLHLHHHHHHLHHHLHHLHHHHHHLHHLHHHHHHHHHHL*G2=G2A+G2BH=high l

23、evel, L=low level, X=irrelevant退 出图6.13 74LS138 作为译码器件的存储器连接图图图6.14 用用PRAM译码的存储器连接图译码的存储器连接图退 出表表6.2 图图6.14中中82S147 PROM单元的单元的应写入的二进制位应写入的二进制位退 出OE输入输入输出输出 A8 A7 A6 A5 A4 A3 A2 A1 A0O7 O6 O5 O4 O3 O2 O1 O0 0 0 0 0 1 0 1 0 0 01 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 11 1 1 1 1 1 0 1 0 0 0 0 1 0 1 0 1 01 1 1 1 1 0 1 1 0 0 0 0 1 0 1 0