数字电路第五版(康华光)课后答案

1、第一章 数字逻辑习题1. 1数字电路与数字信号图形代表的二进制数0101101001 . 1 . 4 一周期性数字波形如图题所示，试计算：1周期；2频率；3占空比例MSB| LSB0 1 211 12 ms解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制将以下十进制数转换为二进制数，八进制数和十六进制数要求转换误差不大于2-42127 4解：2 127D= 27 -1= 10000000B-1= 1111111B=

2、177 O= 7F H4丨 D=(10.1011)B=(2.54)0=(2.B)H1.4二进制代码将以下十进制数转换为8421BCD码：143 3254.25 解：43D= 01000011BCD试用十六进制写书以下字符繁荣ASC H码的表示：P281+ 2 3you (4)43解：首先查出每个字符所对应的二进制表示的asc n码，然后将二进制码转换为十六进制数表示。(1) “ + 的 ASC n 码为 0101011,那么00101011B= 2BH(2) 的 ASC n 码为 1000000,(01000000)B=(40)H(3) you的 ASC n码为本 1111001,110111

3、1,1110101对应的十六进制数分别为79,6F,75(4) 43的ASC n码为0110100,0110011对应的十六紧张数分别为34,331.6逻辑函数及其表示方法在图题中，输入信号A , B'的波形，画出各门电路输出L的波形。O LAB，L人解：为与非，(b)为同或非，即异或第二章逻辑代数习题解答用真值表证明以下恒等式(3) A® =B AB AB+ A® B=AB+AB解：真值表如下ABA®BABABA®BAB+AB0001011011000010100001100111由最右边2栏可知，A®B与AB+AB的真值表完全相同。

4、用逻辑代数定律证明以下等式(3) A+ABC ACD C D E A CD E+ + + () = +解：A+ABC ACD C D E+ + + ()= A(1 + BC ACD CDE)+=+ A ACD CDE+=+ A CD CDE+ = + A CD+ E2.1.4 用代数法化简以下各式 ABC B( +C)解：ABCB( +C)- =+ + (A B C B C)( + )=AB AC BB BC CB C+ + + + =AB C A B B+ ( + + + 1)=AB C+(6) (A+ + + + B A B AB AB)()()()解：(A+ + + + B A B AB

5、 AB)()()(=A B?+ A B?+ (A+ B A)(+ B) =B + AB + AB =AB+B =A+B=AB(9) ABCD ABD BCD ABCBD BC+ + +解: ABCD ABD BCD ABCBD BC+ += ABC D D ABD BC D C( + + )+ ( + ) =B AC AD C D( + + ) =B A C AD( + + +_) =B"A C D( + + ) =AB BC BD+ +画出实现以下逻辑表达式的逻辑电路图，限使用非门和二输入与非门(1) L = AB+ AC- L = DAC+ )A700B131C1D 11 L/A

6、BCtX + )L的最简与或表达式222 函数LA, B, C, D的卡诺图如下列图，试写出函数01111000R101111110111解：L(ABCDBCDBCDBCDABD+用卡诺图化简以下个式解：ABCD ABCD AB AD ABC+ + = ABCD ABCD ABC C D D AD B B C C ABC D D+ ( + )( + + )( + )( + + ) ( + ) = ABCD ABCD ABCD ABCD ABCD ABCD ABCD+ +6L A B C D(,)=m(0,2,4,6,9,13)+ 呂(1,3,5,7,11,15)解：L= + A D7L A B

7、 C D(,解：)=爲(0,13,14,15)+ Zd(1,2,3,9,10,11)L AD AC AB=+ +2.2.4 逻辑函数 L AB BC CA=+，试用真值表，卡诺图和逻辑图限用非门和与非门表示解:1由逻辑函数写出真值表ABCL000000110101011110011011110111102由真值表画出卡诺图a1)Tjaixy3由卡诺图，得逻辑表达式labbcac +用摩根定理将与或化为与非表达式L = AB + BC + AC = AB BC AC?4由函数的与非-与非表达式画出逻辑图第三章习题3.1 MOS逻辑门电路根据表题 所列的三种逻辑门电路的技术参数，试选择一种最适宜工

8、作在高噪声环境下的门电路。表题逻辑门电路的技术参数表VoH (min) /VVoL(max) /VVlH (min) /V/Il (max) /V逻辑门a2.40.420.8逻辑门b3.50.22.50.6逻辑门c4.20.23.20.8解：根据表题 所示逻辑门的参数，以及式和式，计算出逻辑门A的高电平和低电平噪声容限分别为：/nHA =Voh (min)/iH (min)2V=0.4VVNLA(max) =VlL(max) /oL(max) 0.4V=O.4V同理分别求出逻辑门 B和C的噪声容限分别为：VnHB =1VVnlb =0.4VVnHC =1V VnLC=0 6电路的噪声容限愈大，

9、其抗干扰能力愈强，综合考虑选择逻辑门c根据表题所列的三种门电路的技术参数，计算出它们的延时-功耗积，并确定哪一种逻辑门性能最好表题逻辑门电路的技术参数表tpLH / nstpHL / nsPd /mW逻辑门a11.216逻辑门b568逻辑门c10101解:延时-功耗积为传输延长时间与功耗的乘积，即DP= tpdPD根据上式可以计算出各逻辑门的延时-功耗分别为DPA =tPLH + tPHL PD =(1 1.2)+ ns *16mw=17.6* 10-12 J=17.6PJ2 2同理得出：DPb =44PJ DPc =10PJ逻辑门的DP值愈小，说明它的特性愈好，所以逻辑门 C的性 能最好.为

10、什么说74HC系列CMOS与非门在+5V电源工作时，输入端在以下四种接法下都属于逻辑 0: (1)输入端接地；输入端接低于 1.5V的电源；输入端接同类与非门的输出低电压0.1V;输入端接10k Q的电阻到地.解:对于74HC系列CMOS门电路来说，输出和输入低电平的标准电压值为：Vol =0.1V, Vil =1.5V,因此有：(1) Vi =0< V=1.5V,属于逻辑门0 Vi <1.5V= Vil ,属于逻辑门0 Vi <0.1<Vil =1.5V,属于逻辑门01uA,在10k Q电阻上产生的压降小于10mV即Vi(4)由于CMOS管的栅极电流非常小，通常小于&

11、lt;0.01V< Vil=1.5V,故亦属于逻辑0.求图题所示电路的输出逻辑表达式 解:图解所示电路中-L1= AB ,L2= BC ,L3= D ,L4实现与功能，即L4=L1? L2? L3,而L= L4 E ,所以输出逻辑表达式为L= AB BC D E图题表示三态门作总线传输的示意图，图中n个三态门的输出接到数据传输总线，D1 , D2 ,Dn为数据输入端，CS1, CS2CSn为片选信号输入端.试问：(1) CS信号如何进行控制，以便数据D1,D2,Dn通过该总线进行正常传输；(2)CS信号能 否有两个或两个以上同时有效 ？如果出现两个或两个以上有效 ，可能发生什么情况？(3

12、)如果 所有CS信号均无效，总线处在什么状态？解: (1)根据图解 可知片选信号 CS1, CS2CSn为高电平有效，当CSi=1时第i个三态门被选中，其输入数据被送到数据传输总线上，根据数据传输的速度，分时地给CS1,CS2CSn端以正脉冲信号，使其相应的三态门的输出数据能分时地到达总线上，即总(2) CS信号不能有两个或两个以上同时有效，否那么两个不同的信号将在总线上发生冲突线不能同时既为0又为1.(3) 如果所有CS信号均无效，总线处于高阻状态试分析所示的CMOSCD解：对于图题a所示的CMOS电路，当EN =0时，TP2和均导通， 和TN2TP1 Tw构成的反相器正常工作，L= A，当

13、EN =1时，和 均截止，无论 Tp2Tn2 A为高电平还是低电平，输出端均为高阻状态，其真值表如表题解所示，该电路是低电平使能三态非门，其表示符号如图题解a所示。图题 b所示CMOS电路，EN =0时，导通，或非门翻开，和 构成反Tp2Tp1Tn1相器正常工作，L=A ;当EN =1时，截止，或非门输出低电平，使截止，输出端Tp2 Tn1处于高阻状态，该电路是低电平使能三态缓冲器，其表示符号如图题解b所示。同理可以分析图题c和图题 d所示的 CMOS电路，它们分别为高电平使能三态缓冲器和低电平使能三态非门，其表示符号分别如图题c和图题d所示。AL00101010高阻11a而AL0000111

14、0高阻11高阻bENAL00高阻01高阻100111cEW'AL00101010高阻11高阻d322为什么说TTL与非门的输入端在以下四种接法下，都属于逻辑1: 1输入端悬空；2输入端接高于2V的电源；3输入端接同类与非门的输出高电压；4输入端接10k Q的电阻到地。解：1参见教材图电路，当输入端悬空时，管的集电结处于正偏，Vcc作用于Ti的集电结和T2 ,T3管的发射结，使 T2 ,T3饱和，使T2管的集电极电位Vc2=Vces2+VBE3,而 T4管假设要导通 VB2=V c2?VE4+V D,故 T4截止。又因 T3饱和导 通，故与非门输出为低电平，由上分析，与非门输入悬空时相当

15、于输入逻辑1。(2) 当与非门输入端接高于2V的电源时，假设 T1管的发射结导通，那么VBE1 , T1管的基极电位 Vb>2+ G。而 Vb1 >2.1V时，将会使 T1的集电结处于正偏，T2, T3处于饱和状态，使 T4截止，与非门输出为低电平。故与非门输出端接高于2V的电源时，相当于输入逻辑1。(3) 与非门的输入端接同类与非门的输出高电平3.6V输出时，假设 管导通，那么 Vb1。 而假设 Vb1>2.1V时，将使的集电结正偏，T2, T3处于饱和状态，这时Vb1被钳位在 ，即 T1的发射结不可能处于导通状态，而是处于反偏截止。由12，当Vb1，与非门输出为低电平。(

16、4) 与非门输入端接 10k Q的电阻到地时，教材图的与非门输入端相当于解图RI所示。这时输入电压为V匸疏"肚Vcc-Vbe=10/ 10+4。假设T1导通,那么 Vbi=3.07+ Vbe=3.07+0.5=3.57 V。但 Vbi 是个不可能大于 2.1V 的。当 Vbi=2.1 V 时，将 使管的集电结正偏，T2, T3处于饱和，使 Vbi被钳位在，因此，当 Ri=10k Q时，T1 将处于截止状态，由1丨这时相当于输入端输入高电平。-_L323设有一个74LS04反相器驱动两个 74ALS04反相器和四个 74LS04反相器。1问驱 动门是否超载？2假设超载，试提出一改进方案

17、；假设未超载，问还可增加几个74LS04 门？解：1根据题意，74LS04为驱动门，同时它有时负载门，负载门中还有74LS04。从主教材附录 A查出74LS04和74ALS04的参数如下不考虑符号74LS04 : |oi_max=8mA, Ioh max =0.4mA; I iHmax=0.02mA.4 个 74LS04 的输入电流为：4 |iL(max)=4 X0.4mA=1.6mA,4 I ih (max) =4 X 0.02mA=0.08mA2 个 74ALS04 的输入电流为：2 IiL(max)=2 X0.1mA=0.2mA,2 I IH max =2 X。 拉电流负载情况下如图题解

18、a所示，74LS04总的拉电流为两局部，即4个74ALS04的高电平输入电流的最大值4 lIHmax=0.08mA电流之和为0.08mA+0.04mA=0.12mA.而74LS04能提供 0.4mA的拉电流，并不超载。 灌电流负载情况如图题解b所示，驱动门的总灌电流为 1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌电流，也未超载。2从上面分析计算可知,图题所示为集电极门74LS04所驱动的两类负载无论书灌电流还是拉电流均未超74LS03驱动5个CMOS逻辑门， OC门输管截止时从主教材附录 A查得74LS03的参数为：VoH(min) , VoL(max) , loL(ma

19、x) =8mA.根据式形式可以计算出上拉电阻的值。灌电流情况如图题解a所示，74LS03 输 出为低 电平，|il total()=5 IIL =5 x 0.001mA=0.005mA,有Rp(min) =VDD - V°L(max) =(5- 4)V| OL(max) - | IL total ()(8- 0.005)mA拉电流情况如图题解 b所示，74LS03输出为高电平，I|H total()=5 I|H =5 x 0.001mA=0.005mA由于VOH(min) <VlH(min)为了保证负载门的输入高电平，取VOH(min) =4V有Rp(max) = VDD -

20、VCH(min)=(5- 4)V Q|OL total () +| IH total ()-0.005)mA综上所述，Rp的取值范围为QQ设计一发光二极管(LED)驱动电路，设LED的参数为 V =2.5V, |d =4.5Ma;假设 V =5V,当LED发亮时，电路的输出为低电平 选出集成门电路的型号，并画出电路图.解:设驱动电路如图 题解所示选用74LSO4作为驱动器件，它的输出低电平电流IdVILED|oL(max) =8mA, VOL (max)V,电路中的限流电阻Vcc - VV OL (max) (5O.5)VR= -=二444 QmA第四章 组合逻辑 习题解答4. 1. 2组合逻

21、辑电路及输入波形如图题所示，试写出输出端的逻辑表达式并画出输出波形。L = AB+ AB = A B首先将输入波形分段，然后逐段画出输出波形。当A.B信号相同时，输出为 1,不同时，输出为 0,得到输出波形。nrLru如下列图4. 2. 1试用2输入与非门设计一个 3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0;输入大于等于3时，输出为1。解：根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图1设入变量为输出变量为L,根据题意列真值表A B C L000000100100011110011011110111

22、112由卡诺图化简，经过变换得到逻辑表达式in巧L =+ABCABC *3用2输入与非门实现上述逻辑表达式B4. 2. 7 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条 件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。试用2输入与非门设计该表决电路。解：1丨设一位教练和三位球迷分别用0时表示不同意，输出 L表示表决结果。由此列出真值表A和表示，并且这些输入变量为 1时表示同意，为 L为1时表示同意判罚，为 0时表示不同意。输入输出ABCDL000000001000100001100100001010011000111110000100111

23、010110111110011101111101111112丨由真值表画卡诺图由卡诺图化简得 L=AB+AC+AD+BCD由于规定只能用2输入与非门，将上式变换为两变量的与非一一与非运算式L= AB AC AD BCD AB AC AD B CD*3根据L的逻辑表达式画出由 2输入与非门组成的逻辑电路4. 3. 3判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险解：根据电路图写出逻辑表达式并化简得L=A B BC* +当a=o，c=i时，L= + B B有可能产生竞争冒险，为消除可能产生的竞争冒险，增加乘积项使 AC ，使L=A B BC AC* +，修改后的电路如图4.4.

24、4 试用74HC147设计键盘编码电路，十个按键分别对应十进制数09,编码器的输出为8421BCD码。要求按键9的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键0按下两种情况。解：真值表电路图】kQXlO446用译码器 74HC138和适当的逻辑门实现函数F=匸丨r丁!.r丁!.J解：将函数式变换为最小项之和的形式AM4*EC+AEC-bASC - mo +rTU + t +FiF=-74HC138是低电平将输入变量 A、B、C分别接入端，并将使能端接有效电平。由于有效输出，所以将最小项变换为反函数的形式L = ".1'> I，-'：在译码器的输出端

25、加一个与非门，实现给定的组合函数。J Ei74HC138YoY.Ymy3Y4y5LL4414七段显示译码电路如图题 试确定显示器显示的字符序列IT TBL 74HC45U LE巧Dj坯叫斗""I_II掛 _ LI L14. 4. 14 a所示，对应图题 4. 4, 14 b所示输人波形,解：当LE=0时，图题4, 4。 14a所示译码器能正常工作。所显示的字符即为A2A2A1A所表示的十进制数，显示的字符序列为0、1、6、9、4。当LE由0跳变1时，数字4被锁存，所以持续显示 4。L ABC( , ) = Em(126,7).解: 74HC153勺功能表如教材中表解4419

26、所示。根据表达式列出真值表如下。将变量A、B分别接入地址选择输入端、，变量C接入输入端。从表中可以S1So看出输出L与变量C之间的关系，当AB=00时，L= C,因此数据端Io接C;当AB=01时，L= , C I1接C;当AB为10和11时，L分别为0和1,数据输入端12和Is分 别接0和1。由此可得逻辑函数产生器，如图解 4419所示。ABCL0000L=C00110101L=C0110100001010110111111输入输出应用74HC15哄现如下逻辑函数si1TN0丄12rccII inI0 £_ 1/2 74HC153图解L 4. lfi解：1. F ABC ABC A

27、BC m m n= +D1=D4=D5=1其他=0 2.Y =AQBQC = (AB AB)OC = AB + ABC + (4B +4B)C =(AB AB)C + AliC + ABCC+4 BC+4BC+4BC=+ m2 +Dq=D?讥6二00 讥工6八L'AABCUk0 A fl-74HC15IYY74HC151Yfa)1 0(b)4, 4. 26试用数值比拟器74HC85设计一个8421BCD码有效性测试电路，当输人 为8421BCD码时，输出为1,否那么为0。解：测试电路如图题解 4. 4. 26所示，当输人的08421BCD码小于1010时，FA v B输出为1,否那么0

28、为0。1BCO码输入 r-A32 N “O1 I IA3A |B古 B空 B i Bo74HC854. 4. 31由4位数加法器74HC283勾成的逻辑电路如图题 4。4. 31所示，M和 N为控制端，试分析该电路的功能。解：分析图题4 . 4, 31所示电路，根据MN的不同取值，确定加法器74HC283 的输入端B3B2B1B0的值。当MN= 00时，加法器74HC283的输人端B3B2B1B& 0000,那么加法器的输出为 S= I。当MN= 01时，输入端 B3B2B1B&0010,加法 器的输出S = I + 2。同理，可分析其他情况，如表题解 4 . 4. 31所示。

29、豪31场5比S00000f+ 1 00I1f+ 3100L0J + 21 101011+5该电路为可控制的加法电路Aj Aj. Aj Bo Bj Bj BjC_J 74HC383 CO5, 5t ®第六章习题答案某时序电路的状态表如表题6. 1, 6所示，输人为 A，试画出它的状态图。如果电路的初始状态在 b,输人信号 A依次是0、1、0、1、1、1、1，试求其相应的输出。豪6. L6抚恚/軸出厲忿A * Iaq/0b/9*fi/1d/lA/le/lc/06/1d/1解：根据表题 6。1. 6所示的状态表，可直接画出与其对应的状态图，如图题解6. 1。6a所示。当从初态 b开始，依次

30、输人 0、1、0、1、1、1、1信号时，该时序电路将按图 题解6，1. 6 b所示的顺序改变状态，因而其相应的输出为1、0、1、0、1、0、1。no621试分析图题6。2. 1a所示时序电路，画出其状态表和状态图。设电路的初始状态为 0，试画出在图题 6. 2. 1 b所示波形作用下，Q和 z的波形图。()纤-TLrLrLrLrLrLrLTLrL / uu L_(b)解：状态方程和输出方程:=A®Q'科LTLruTrLrLTLrLrL，LJiQ厂n1u(b)朋题Iff 6, 2, I624分析图题 6. 2。4所示电路，写出它的鼓励方程组、状态方程组和输出方程，画出状 态表和

31、状态图。CP解：鼓励方程状态方程Q宀戚；or3 无"死输出方程Z=AQ1Q0根据状态方程组和输出方程可列出状态表，如表题解2. 4所示。6. 2 . 4所示，状态图如图题解6。Q；SA =0A = 10001/o1/t0110/011/tt1000 0«/1100 000/1砥 2.4图题解6. 2. 4625分析图题 6. 2 . 5所示同步时序电路，写出各触发器的鼓励方程、电路的状态方程组 和输出方程，画出状态表和状态图。CP解：鼓励叫=他A；心-状态方程方程£二虫©h "仏。P；4'二并优0；®W+>-4tte；+

32、i4p：->(«*«)W"O；"Q；0； "(Q：+0；)输出方程Z=AQ根据状态方程组和输出方程列出该电路的状态表，如表题解6, 2, 5所示，状态图如图题解6。2. 5所示。图2 5X5曲；0；!©切苗也A >0A = I4 >0A = 1WMJMH)/OD01/0IM000/1ooi/e00101D/0101ooo/i010/0(JOO/OOll/O11DOQO/I011/001!100/0011/0tnooo/i011/C用JK触发器设计一个同步时序电路，状态表如下績氐3.1Q；弋S0A = 101/0ll/

33、Q01轴厲1011/0Oi/ft11-to/i解：所要设计的电路有4个状态，需要用两个 JK触发器实现。(1) 列状态转换真值表和鼓励表由表题6。3. 1所示的状态表和 JK触发器的鼓励表，可列出状态转换真值表和对各触发器的鼓励信号，如表题解6. 3。1所示。6.3.10；Q：Aqv1 <?rlY釘K、A氐ooo0I0K1X0 0 11 101X1X0IQ1Q01Kx101i0 0(t0xxaLOO1 10*P1XI01ai0M11X1 1 00 01« 1K11. _ 1 1 11 01K0X1(2) 求鼓励方程组和输出方程由表题解6. 3. 1画出各触发器 J、K端和电路输

34、出端 y的卡诺图，如图题解 6. 3. 1 a 所示。从而，得到化简的鼓励方程组输出方程Y=Q1Q0Q1Q0A由输出方程和鼓励方程话电路(M634试用下降沿出发的D触发器设计一同步时序电路，状态图如a，S0S1S2的编码如a解：图题 6. 3。4b以卡诺图方式表达出所要求的状态编码方案，即S0= 00, Si = 01,S2= 10, S3为无效状态。电路需要两个下降沿触发的D触发器实现，设两个触发器的输出为 Q1、Q0,输人信号为 A，输出信号为 Y0圈题& 14(1 )由状态图可直接列出状态转换真值表，如表题解6。3. 4所示。无效状态的次态可用无关项X表示。(2) 画出鼓励信号和

35、输出信号的卡诺图。根据D触发器的特性方程，可由状态转换真值表直接画出2个卡诺图，如图题解 6. 3。4 a所示。丨Y<)0 00 090 0 1 10d1G1 00fl110 101 0 0V001 0 10 011 1 0XKX1 1 1X翼X(3) 由卡诺图得鼓励方程JR输出方程Y=AQ1(4) 根据鼓励方程组和输出方程画出逻辑电路图，如图题解6. 3. 4 b所示。(5) 检查电路是否能自启动。由D触发器的特性方程Q « 1 = D，可得图题解 6. 3, 4b所示电路的状态方程组为代入无效状态 11,可得次态为 00,输出丫=1。如图(c)(q)d°0试画出图

36、题6.5. 1所示电路的输出Q3 Q0波形，分析电路的逻辑功能。5.1解：74HC194功能由 S1S0控制00保持，01右移10左移11并行输入当启动信号端输人一低电平时，使 S1=1，这时有 So= Sl = 1，移位存放器 74HC194执行 并行输人功能，Q3Q2Q1Q0 = D3D2D1D0 = 1110。启动信号撤消后，由于 Q o= 0，经两级 与非门后，使 S仁0,这时有 S1S0= 01,存放器开始执行右移操作。在移位过程中，因为Q3Q2、Q1、Q0中总有一个为 0，因而能够维持 S1S0=01状态，使右移操作持续进行下去。其移位 情况如图题解 6, 5, 1所示。由图题解6

37、. 5。1可知，该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生 电路。-jVi_njTn_al I|Q' I I:a|试用上升沿触发的 D触发器及门电路组成 3位同步二进制加 1计数器；画出逻辑图 解：3位二进制计数器需要用 3个触发器。因是同步计数器，故各触发器的CP端接同一时钟脉冲源。1列出该计数器的状态表和鼓励表，如表题解所示(2)用卡诺图化简，得鼓励方程3画出电路CKCP5-6计敦脉冲匚尸的顺睁Q；创Q；XL厳励信号Q：Q；馮£000000L0011Q0I010(J1920I0011011011J0010041001011015101)101106110

38、11111L7111 0000°0图题解6. 5. 6用JK触发器设计一个同步六进制加1计数器解：需要3个触发器(1) 状态表，鼓励表5.10计独钛冲CP的顺序理Q；A厳助信号0；Q；EJ,hA 焉00o0r o oiQx0X1K10e1甘i00X1KX120100 1z0MX01X3A11I00IXX1X141百1 01X0QK1X51fl10 00X1 0xx1i1XXXXXXXitX11iXXXXXKXk(2) 用卡诺图化简得鼓励方程(3) 画出电路图图題鶴6 5. 10(4) 检查自启动能力。当计数器进入无效状态110时，在CP脉冲作用下，电路的状态将按110t 111t 0

39、00变化，计数器能够自启动。试用74HCT161设计一个计数器，其计数状态为自然二进制数10011111。解：由设计要求可知， 74HCT161在计数过程中要跳过 00001000九个状态而保存 1001 1111七个状态。因此，可用“反应量数法实现：令74HCT161的数据输人端 D3D2D1D0=1001，并将进位信号 TC经反相器反相后加至并行置数使能端上。所设计的电路如图题解6。5. 15所示。161为异步清零，同步置数。CR CET% 巧 D： OjCBP7HCT1S1>CP小Qi Qi Qj Qi图題樓fi. 5, !5试分析电路，说明电路是几进制计数器解：两片 =256个不

40、同的状态。而用“反应置数法构成的图题 所加的数据 01010010,它所对应的十进制数是82,开始计数，跳过了82个状态。因此，该计数器的模计数器。74HCT161级联后，最多可能有 162 6. 5。18所示电路中，数据输人端 说明该电路在置数以后从01010010态M=255 82 = 174,即一百七十四进制试用74HCT161构成同步二十四一制计数器，要求采用两种不同得方法。解：因为 M=24，有16V M V 256,所以要用两片 74HCT161。将两芯片的 CP端直接与 计数脉冲相连，构成同步电路，并将低位芯片的进位信号连到高位芯片的计数使能端。用“反应清零法或“反应置数法跳过256 24= 232个多余状态。反应清零法：利用 74HCT161的“异步清零功能，在第24个计数脉冲作用后，电路的输出状态为 00011000时，将低位芯片的Q3及高位芯片的 Q0信号经与非门产生清零信号，输出到两芯片的异步清零端，使计