PADS关键知识解答

1、1.PADS2007为什么每次打开以前的覆铜都看不见，非要重新覆铜，各位大侠请指教。谢谢这好像是软件为了节省内存而采取的做法。其实也不用重新覆铜，点 viewnets，然后确定，就可以显示覆铜了。2. flood比较正确的说法应该叫灌铜，是指对用（Copper Pour)画幅出来的闭合区域根据设定规则进行铺铜的一个动作。而铺铜是指用Copper手动画铜皮。而对于Flood和Hatch的区别，在帮助中可以找到：EDA365论坛网$ D2 y& v/ " b1 Z7 C8 jFlooding recalculates the pour area and recreates all

2、 clearances for the current obstacles within the pour outline, observing clearance rules. Hatching refills (with hatch lines) existing pour polygons for the current session; it does not recalculate the pour area. Each time you open a design file, you must flood or hatch the design; this information

3、is not saved. In most cases, you can simply Hatch. Use Flood if you make changes to the copper pour polygon that could create clearance violations or if you change clearance rules.Flooding会重新计算灌注区域并重新计算当前填灌区域的外形线内障碍的所有间距，和一些注意的间距规则。Hatching则用来（用填充线）重新填充当前会话内已经存在的填灌多边形，而并不会重新计算填充填灌区域。每次打开一个设计文件时，你应当对

4、这个设计进行flood或hatch；这些信息是不保存的。大部份情况下，你只要简单的Hatch一下就够了。当你对灌铜多边形的修改会引起规则冲突时，或当你修改了间距规则时，请使用flood。 3.在看一个四层板的时候！发现Split/Mixed层有许多类型为Plane Hatch Outline的区域。不知道怎么画出来的！很着急啊！谢谢！现在明白怎么回事了！使用plane area画出轮廓，flood后就会发现类型为Plane Hatch Outline区域。使用spo,spd无模命令来回切换，就能显示填充和轮廓！进一步发现：显示和options->Split/Mixed plane->

5、;Mixed plane display对应！ 画出轮廓后，spo模式,只有plane area outline。当flood后，会增加hatch outline,同时切换到spd。这是选择边框时，hatch outline在最上面，被选择。这就出现了我的迷惑！总是想画Plane Hatch Outline！4.关于快捷显示单一层用Z键比如Z1显示TOP层Z2显示第二层依次类推PADS2007的router就有此命令PADS9.0及以上版本的layout和router都有此命令5 powerpcb实战技巧:多层板减为双面板的方法。有的powerpcb文件不能由正常模式下减层,我告诉大家一种由多

6、层板减为两层板的方法: 第一步，在Setup下的板层定义中，将GND及VCC的层定义（Electrical Layer Type）为No Plane，OK退出； 第二步，在Setup下的Pad Stacks中删除所有盲埋孔，OK退出； 第三步，在Setup下的Display Colors中将顶层和底层关闭，只留中间两层； 第四步，进入ECO模式;EDA365?+ :第五步，鼠标右键，Select Traces/Pins； 第六步，鼠标右键，Select All; 第七步，在setup下的Drill pairs下删除所有的钻孔对； 第八步，菜单栏File下选择Export，保存，在ASCII O

7、UTPUT对话框中点击SELECT All，不选PCB parameters； 最后，powerpcb下建新文件，import刚存的那个文件即可。不用这么复杂，出gerber时只导出你需要的层数就行了。前提是把所有分配到内层的网络取消。6.Assembly Drawing Top, Assembly Drawing Bottom有什么作用，一点经验也没有8 z' f' ?% i4 ; OTools->Assembly Variants对话框怎么使用？装配层，可用于放置结构图的信息。5 c. |( f- m% t; M: k$ F( k4 / xEDA365论坛网站|PCB

8、论坛网|PCB layout论坛|SI仿真技术论坛( _. I6 n' 6 w) 7 4 |出装配图时用，将不需要焊接的器件可delete，试试就知道了8. copper pour跟plane area 区别plane area是当你当层设置为split/mix属性时才需要用到。7 l$ b3 A1 z( p6 s$ x1 P, g3 xEDA365论坛网0 r+ s& O1 M4 b' L& U3 sEDA365论坛网如果你的层是设置为no plane,只能用copper pour.9. 丝印 走线 都非常细 为什么呢？输入R0，毛毛虫也能现原形10PADS2

9、007层互换问题前几天布板时把底层和顶层搞反了.在样板回来时才发现错了,请问各位大人,有没有什么方法可以使底层和顶层在保持走线不变的情况下,使底层和顶层位置互换,各位高手有遇到这样的问题没?能否赐教一招,谢谢了!其实要换也很简单: C5 u& U+ h6 S2 t- V2 P% F/ T0 W7 j顶层底层只是相对的。对于板子对称，安装孔位对称的板，哪个是顶层无所谓，安装孔位不对称，翻过来就没法安装了，解决的办法很简单，直接选中板框、安装孔，直接镜像，然后再修改安装孔附近的线就ok了。11请问大家MARK点画法首先，要明白MASK点的功能。分两种，一种是板的定位（要求与表贴元件同层），

10、两个而且不对称。另一种是元件定位（元件引脚多而且密），也是两个。TOP与BOTTOM取决于你的板在那层表贴，如果双面贴则都要加。12 pads2007阻焊层开窗问题规则检查时报错。请大家帮忙分析一下图片上那个大铜皮是一个封装上的一部分，一般是用来散热的 在画pcb时，要让这部分开窗，所以在solder mask层我又画一个一样的copper，在同一个地方。可是我画好之后，进行规则检查时，总是报错，不知道为什么？封装上面的copper本来就是开窗的了。没必要再画一次。可是并不是你说的那样，我本来也认为是这样的，可是打样回来，发现没有开窗，所以只能在solder mask 层再开窗了，结果就出现规

11、则报错 1，打样回来没有开窗，是因为你的gerber没有设置正确。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛4 x' l! T  x( e8 r" 5 s$ ( J. w  1 o: q& U下载 (65.17 KB)2010-1-28 16:44/ F) x1 , K- ) j. n* d: y- dEDA365论坛网7 g2 w* U) o5 m% d! k4 pEDA365论坛网2，DRC检查时，取消此项试试4 z2 C3 w/ D6 n; Z* o9 Q* mEDA365论坛网% g7

12、 C& / U8 D4 P& Z( l( CEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛 下载 (78.6 KB)报错2010-1-28 15:4713请教：个别PAD不需要上锡膏的应该怎么操作？以下图中圈子里的元件就是不上助焊的元件4 v# J& 1 7 9 nEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛 14怎么在PADS LAYOUT 中出这样焊接用的贴片图？用PADS LAYOUT画出了板子，要给工程拿到加工厂加工，需要出这样的一个贴片图，但不知PADS中怎样出。或如果要经什么ORCAD和DXP

13、一起出的话，怎样弄？请教大虾，帮个忙。 要设置一下：1 G( I3 ! H1 s% % TEDA365& V$ f2 C, W7 w% k& B 15如何让一块Copper助焊而不阻焊？晶振下面放了一块铜皮连接到地上，打算将晶振的金属外壳焊在上面，所以需要将其做成助焊上锡，不被绿油盖住！- C2 H& x( - B2 V!L# B# S0 s2 )在出Gerber时，阻焊层里选择copper，则所有的铜皮成助焊了！; V: g, s$ O3 l我只想要这块铜皮不被绿油封住！EDA365论坛网  U* X( r1 x; 9 ) M1 V. Y* R0

14、! u+ E; rEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛请问，pads里该如何设置在"此块铜皮"上再画一个相同的铜皮，放在solder mask层，出gerber时，在solder mask这边要选上copper就可以了（默认是选上的） 也可以在做封装中制作paste mask只是制作钢网时要用到，生成光绘去做板时不用出solder mask是反向显示的,你在这层有铜皮的话,出gerber时候这块铜皮在板子上显示出来的就是焊锡！16 平面层走线前要设置好什么 从元器件布局层也就是TOP BOTTOM层直接打过孔 就连接到地层/电源层

15、$ A& J! ( v  q( GEDA365我看了教程 资料 给平面层分好了网络   * 2 C8 f8 w# 按教程打的孔怎么就没有叉的标示呢 3 f2 d! T& P$ v. h, dEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛我并没有把SPLIT/MIXE PLANE里的设置取消显示% d9 g2 X) L1 g* b3 Q6 g0 所以应该还是有其他设置没设置好吧 8 d1 I$ w! t2 s! w, D望各路DX指点下菜鸟这个“X”表示是与平面层（plane）相连,所以在CAM PLANE和

16、SPLIT/MIXE PLANE都会显示的！EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛. ) X3 |. M/ 8 . E, h1 % # f你也可以让它不显示：. p$ o) V+ g7 C 这里有吗？+ I3 i: e7 u* k7 r6 Y" xEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛, O" I7 D/ p, K7 D# v. A$ Z5 Q+ b- f17问布线角度问题。在Options/Design/Line t

17、race angle里设置的是Diagonal,布线时一开始却是任意角度，要转角之后才能对角转，这是怎么回事？哪里设置有问题？这里下载次数:02010-1-29 10:4118关于封装、出gerber以及clearance设置的一些总结&问题，请大虾帮忙1.在PCB decal Editor中，Display Color Setup对话框显示如下：3 A/ J1 K$ 4 k  ( MEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛 下载 (33.15 KB)2009-1-10 15:41EDA3656 v: S0 f/ L+ # j&

18、quot; A: c- v4 U8 J' Q: V+ m! M( l, YEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛$ u+ H: w' J$ p) R/ i1 X( s* 下载 (8.95 KB)2009-1-10 15:41EDA365( E: _% J3 P9 e5 l1 V' S: _. E/ U4 B0 J3 Q1 AEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛该工具栏对应的功能，其中标记的图标对应的功能为 Add New L6 ) q4 t$ A& R- o; L" U(

19、 p& aTerminal /2D line /Text /Copper/Copper Cut Out/Keepout/From Library/Wizard/Add New Label6 D$ Q4 x6 q$ y. B1 HEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛1 u. a0 N" Z! 4 r0 B" uEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛做封装时，Terminal /2D line /Text /Copper工具分别对应Design items中的pads /lines /te

20、xt /Copper，Keepout工具对应Outlines中的Keepout。做好封装在Layout中调用该封装时，Design items、Keepout是不能单独被选中、操作的，而必须作为一个component来进行操作。要修改的话也只能进入Edit Decal才能修改的。而在出gerber时，Terminal对应的是pads；2D line画的图形以及Text均对应为Outlines（坛子里有大虾说过在Layout中line画的图形对应为outlines，个人没有试验出来，因为filter中没有选项来让选中outlines）；Keepout在Layout中对应的是什么我也还不确定，但是

21、可以肯定的是，在出gerber时，它对应的是Keepout。EDA365论坛网3 S3 X/ z" e" r2 R; E5 B这里有个问题，就是在做封装时，在哪些情况下是需要做keepout的？画keepout时其准则是什么？: 4 h& ! Z3 d7 m* 至于Copper Cut Out，在Layout中还能看到，但是在出gerber时，不管选中什么都不能导出该内容。  i, b- |, Z; Y% i2 X) % UEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛Add New Label工具可以添加一些La

22、bel，诸如Res.Des.，Part Type等Label，这些在Layout中是可以单独选中并操作的，在出gerber时也是有相应对应的。常用的Label主要是Res.Des.和Part Type。其他的Label没有使用过，所以不是很清楚，所以就不做说明了。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛: y- k3 J8 Q$ n6 E; c/ B0 b% Q下载 (40.23 KB)2009-1-10 15:41EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛; d; O8 e5 w: U: Q4 bEDA365论坛网站|

23、PCB论坛网|PCB layout论坛|SI仿真技术论坛8 t5 w4 O- # Z& DEDA365论坛网$ b- W1 ! e7 T* a下载 (53.19 KB)2009-1-10 15:41EDA365: P; p) D9 w5 T: X/ 在封装设计时，还有Decal Rules，这个有什么好处呢？有在做封装时设置这个的么？如果设置的话，大致都是怎样设置的呢？( ) Q8 b# s& m# G: t9 XEDA365论坛网2 m# O1 H- 4 G. 6 B' o+ jEDA365论坛网" p7 B+ c% |4 p( y5 g2 ?8 uLayo

24、ut中相关的items：EDA365# J0 I' W% 2 S8 T: j. aEDA365论坛网+ L  o  B9 B. s6 C1 y- i他们在出gerber时的所对应的很明了，所以就不说了。# / X' i- r5 p" ! h2.Layout中Design Rules中clearence设置相关1 s# J, % J- ?& IEDA365 下载 (56.42 KB)2009-1-10 15:44/ Q8 F: G. C, fEDA365" W/ z. E$ f  &

25、j0 $ q0 , pEDA365Same net部分在手册中已经有了说明，如下图所示：8 6 z( e: g0 b+ d下载 (35.26 KB)2009-1-10 15:44) j2 G& w; s6 I; Q* y. q, K$ w' C/ x9 O  i4 ' s: x: J; j' t$ 5 J. E; M- y9 T$ o, h3 X4 j# fEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛Clearance部分就要说明一下了。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技

26、术论坛& m; b- F3 F# S/ r: o首先得了解trace、via、pad、smd、text、copper、board、drill在Layout中指的是哪些对象，只有明白了这个，才能设置好想要的clearance。" _. x# W6 A/ N! X5   eTrace、via都很明了，而pad指的是插件的焊盘（through hole pad），smd指的是贴片的焊盘（surface mount pad），text、copper、board也很明了。最后那个drill我还没有明白它指的是什么。EDA365论坛网站|PCB论坛网|PCB layo

27、ut论坛|SI仿真技术论坛* C' n+ P)   A: x表格中已经包含了大部分的对象之间的间距规则设置。除了lines没有做出说明外，其他的都已经做了说明。但是要注意的是，text与copper之间的间距是遵照text与trace之间的规则。如下图所示。: p3 W" m' |0 L6 s+ ( ?' h! b突然想起在verify design 时，设置的clearance值对在封装中添加的line/text/copper也是有影响的，所以一般建议把line/text画到丝印层等相关层上去EDA365论坛网* % ?+ k9 N, E

28、- M( e下载 (61.68 KB)2009-1-11 11:56 检查间距时，发现在一些元件的text处和我的布线交叉时，会报间距太小等错误！而当我打开该pcb元件封装时，发现这些text是在top的位置；而我把这些text改到顶层丝印层时，就没有错误了（在封装中添加的text也是如此，而且这种text在layout是outline类型的，要想在丝印层显示出来，必须设置好丝印层outline的显示颜色）  b) F: f# % n% h" H0 pEDA365论坛网我发现每次更改过toolverify designclearancesetup中的一些

29、check后，检查，再改回原来的设置，居然报的错误数目相差很多，有时候No Error，有时3个，有时15个，有时60多个。错误基本都处在元件外框的text标识和走线的重叠处。% t  t& N. 0 T报错误如下：EDA365! |- 6 L/ O8 e/ ) N: W(xxx,yyy  L1)distance between tracks too small: COMPONENTS FREE TEXT, TRACE (aaa, bbb) distance is less than 0.15242 R: x% f/ o' N9 bEDA

30、365论坛网(xxx,yyy  L1)distance between tracks too small: COMPONENTS FREE TEXT, TRACE (aaa, bbb)  overlapping我个人觉得，每次在完成布局之后还是要去检查一下body to body的间距问题，因为会出现，两个元件重叠而被忽视的问题，到时候等到出图了还是没有发现，后果就严重了。body to body指的是原件边框和元件边框的间距（注意：特指边框在和pad是同一层的，也就是，如果边框不画在元件层，是drc检查不出来的，所以要求做库的规范化）。18请教如何在板

31、框四个边导出一样大小的圆角tools/options/design/miter下面选择Arc，确定，然后返回板框，在夹角那里选中两条边，右键选择add miter，四个角都输入相同的角度即可。19Reuse要符合的条件：EDA365- w, H9 z+ g* L%     # d; e: B8 Z! K& L    * F+ z6 M; F% H5 iReuse和被reuse部分必须有相同的以下的部分：/ u" c2 V/ g: m7 z3 B% s    % X7 e* U4 A( # MEDA365 

32、  相同的Part EDA365论坛网$ e% e% $ 6 k, Ytype、相同或相似的网络、相同的DECAL封装。    对于相同的Part type的要求：EDA365论坛网8 3 n$ R0 Z( w3 j& Z(     1、 . R) u& j! w3 _0 g1 E必须使用标准库中的Part type以保证有相同的Part type Name。5 / * y3 ( U7 $ ) I    2、特别指出：相同的Part 4 A$ 7 g5 y* k) l8 S) ntype包括相同的Logic

33、Family。Logic Family信息在Part Eidtor的环境下，Part Information for * l) U! I3 v7 M; K! xPart的对话框的General的面板中。Logic 6 l' Q" s# S  A- Z8 D0 Y; S* EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛Family的信息有：ANA、BGA、BPF、BQF、CAP、CFP、CLC、CMO、CON、CQF、DIO、DIP、ECL、EDG、FUS、HMO、HOL、IND、LCC、MOS、OSC、PFP、PGA、PLC

34、、POT、PQF、PSO、QFJ、QFP、QSO、RES、RLY、SCR、SKT、SOI、SOJ、SOP、SSO、SWI、TQF、TRX、TSO、TTL、VSO、XFR、ZEN。如果一个器件的Logic EDA365论坛网) Z5 m" m* K6 P1 p+ x/ TFamily的信息不同，在不同的PCB文件之间是无法reuse的。造成很多的工作无法重复利用。6 E- C8 W* Q( Q  X6 rEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛    解决办法：+ 5 A# 3 Y# . - J1 oEDA3

35、65论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛  EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛% Y6 c. f: M! z* ?/ C! B  l+ i8 K#   新建一个全新的Logic Family为UND，以后在建新器件的过程中统一使用它。即：所建的器件没有任何的Logic 2 j) b6 y: ) S8 S7 S, qFamily信息。所有新建的器件的Logic Family信息全部定为UND。其他的过去已经有的器件继续使用其原有的Logic Family信息。&#

36、160; B: e  ?" W* U" hEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛    相同或相似的网络要求：EDA365: l- G6 B) : B; x# W2 p    在不同的PCB文件中进行reuse，必须保证有相同的网络名，在同一个PCB文件中进行reuse必须保证有相同或相似的网络名。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛/ U  q5 D8 O1 Y1 ! s" i  &

37、#160; ' s5 1 N  y, f) W1 % s0 BEDA365论坛网    所以，如果一款新产品想要reuse其他款产品中已经成熟的PCB设计文件，那么最好的办法是原理图设计时能从成熟产品的原理图中拷贝相关的部分，以尽量保证网络名一致。这样至少可以利用其能够为我使用的其中一小部分。5 ! k& E/ M7 Q3 Q& K! EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛    相同的DECAL封装要求：EDA365论坛网站|PCB论坛网|PCB layout论坛|SI

38、仿真技术论坛5 n* T4 Z: I' c8 l$ 3 U* |. N    不同文件之间的reuse必须有相同的DECAL封装。20CAM350拼板教程拼板方法：* H* w" T9 h1 c/ p0 EDA365论坛网一，在大部分線路不變或線路完全不變時你們可以選用create a moudle 來完成這個動作。操作為! i6 h( & f) b+ j3 u8 B1.選擇所要合并的板之前需做過rename -tools->create module->選擇全板存檔成一個module  copy1.mdd;1 X3

39、 S- q2 " u* Y2.在所要合成的板上-place->manually.->place module copy1.mdd->放進所需合并的板即可。  d: T/ K- c8 x: t8 S( ( 4 H+ B$ TEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛3.再次從線路圖回編 and netin !" Z7 P. a' w$ h# EEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛二。這個拼板如果完全不變采用先轉netlist再用sub-drawing最好

40、不過需要注意四點! * D  N, O7 y6 k2 jEDA365论坛网1.是事先必須對兩塊板都做rename and netin 成功,確保兩份電路的線路圖相同沒有相沖突的ref and net ,與線路無誤EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛+ , t0 y8 n* 6 B$ P0 e5 u2.sub-drawing  out 時選擇Preserver  refdes!+ O7 U0 Q* I" m# w1 g+ i. IEDA3653.sub-drawing 

41、60;in  時選擇Assign   refdes!8 J! X9 z4 g% e3 ! q/ e: N4.過程中選擇所有所需的元件和線路sub-drawing  需從線路回編或再次netin,確保正確21creat like union主要是用来布局时使用。比如有些成熟的模块化电路为了避免layout者将重要元件放到其他模块电路去，EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛/ M" p. k! % D# W$ ?硬件工程师或资深的PCB工程师会将这部份成熟电路做成union,这样子可以避

42、免新手布局犯一些常规的错误。提高布局效率和时间。8 ?2 f' q1 a' P# C: b; vEDA365论坛网EDA365论坛网2 _  H+ c0 v4 B  N  b1 1 umake like reuse主要是复用，比如有些RF电路是成熟，稳定，其他机型可以完全复用此电路布局和布线。所以常用成熟电路的布局布线做成reuse,方便下次复用。EDA365论坛网! n& H( W+ k+ H+ V, G5 s  p/ O/ w1 ( VEDA365论坛网站|PCB论坛网|PCB layo

43、ut论坛|SI仿真技术论坛% O- , Y) u" G8 s% : 1 U0 y两者主要的不同点是：union主要针对新机型的布局，reuse主要是针对类似的机型借用以前的布局。% V- c1 & I: P) U5 E$ ?- W9 rEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛. o( f' g! Z% l" e如果是新机型，以前没有同样的电路，相同的布局布线，make like reuse就没有必要了。22LnEDA3   g  P( U; K' o- q 

44、60;q9 l( F0 f" EEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛n是你要切换的层2 X; * i) b# R# y# tEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿比如你要切换到第3层，请输入：L6 h2 3 O6 e. n% v/ d然后回车请问用pads2005给电源层铺铜的时候，如果电源和地选的是CAM平面，可不可以自定义铺铜的面积大小啊？就是想让板子靠近边框的地方不铺铜可以么？应该如何操作啊？0 G: i5 b5 U8 U$ JEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛7

45、 R+ d4 k3 & n: TEDA365论坛网答:用line画出一条隔离带就行了.丝印统一放在all layer层$ _$ h( w$ h7 |8 j2 mEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛元件布局时,直接按F进行布局,丝印会根据你所放置的层而换层) U) d: t; i4      2 o* I4 注解文字指的是?EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛0 ?# u0 B( Q: u& % 如果是板的编号或日期,可放在顶层丝印层.! R6 i4 r,

46、L! S1 T" NEDA365论坛网也可放在底层丝印层.不可放在顶层或底层,除非有特别要求- - o1 B; T. ( |" y& b小弟刚开始学PADS，布双面板，一般走线时，先不走地线，等所有的线都连通之后，再将两面覆铜，将覆铜的属性设置为GND，即可将大部分地线连通。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛3 O/ s) x( T$ z: e1 q4 ( EDA365论坛网* p' d; c5 P! d5 K& B- O这两天尝试用Router自动布线，发现每次执行自动布线后，系统会自动将地线也连通，连地

47、线的过程中可能就多打了很多过孔，十分讨厌。因此请问有没有一种简便的方法，让Router自动布线时不处理GND网络(或某个特殊的网络)？ 7 u/ % I9 L1 C" E$ E3 UEDA365论坛网& V3 u" O0 A5 Z8 p* l  r$ OEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛; S( k- P8 r3 N) ! jimmy:EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛7 T; i1 P, l6 R' B. X$ e/ S+ b可以先把GND网格先扇出

48、过孔,进行保护.再对其他网络进行自动布线3 e2 l$ b$ m  l2 P3 K+ t" # n9 y/ E4 n& G; K如果你想很好的提高自己的布线水平,建议放弃自动布线.提问:* 7 p3 W: e6 Z; O1、在PADS中焊盘的阻焊层和助焊层怎么在设计过程出显示其性质？能否单独设置其值？如能设置推荐值设多少？EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛' y- j" p$ x) R+ X/ I2、LZ在上面提到，不开DRP走线，依靠设计和显示GIRD走，对于不同模块电路或者不同间距的器件分别

49、设置再走线？有无推荐？EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛  0 C' % y+ w5 j: U  o8 D. F3 hEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛' ?+ T' r& ?; u: Ejimmy:  v, s( E3 b4 K7 q/ cEDA365: ' L9 h& s) & A1、EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛0 B4 4 5 J

50、0; k: j4 F; o5 k1 MEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛5 M2 M0 e6 o- p' z: 3 j8 F* F可以在制作元件的封装时在PADSTACK属性中添加mask或paste的值，一般4-16mil均可（视PCB布局的密度而定，我常设置10mil)' M/ U' R0 l3 1 xEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛 % W% j( A; V: I/ X- i9 m也可以在出gerber时，在Over(under)size Pads BY 

51、 ) ，里面填入你要加大阻焊的值，如109 o7 4 J" i% UEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛 ' y0 b" N  i$ 1 c) q, ! C& x- F" K8 V  g9 b* q- ; U' O5 KEDA365A2、比如4/8,5/10,6/12 ,25/50前面为设计栅格，后面为显示栅格。主要看芯片脚之间的间距而定。请教LZ：; z& I) j$ o1 O6 z6 N我有一个接口滤波板，大部份都是插件元件，贴片元件只有

52、十几个。8 _- z5 8 J8 Z/ X' n7 Z7 ?' u0 b- d; M线路连接也比较简单，考虑用四层板，不知道LZ有什么好的建议？EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛8 K, _  _' r! & ! t' t9 k9 U7 S7 T板上只有一个小电源，用两个地网络：PGND，GND。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛& V4 k9 K5 U8 a8 N% J0 G& F4 m6 e" h. c9 l; w&q

53、uot; gEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛EDA365论坛网: f: y) S! / _! 4 q0 N: tjimmy:- _& V: l: p' 2 * EEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛 , t! b( D) N* Y8 B# aEDA365如果只有一个小电源，所以也就不存在电源平面阻抗问题了。$ 7 ) ! q& _EDA365论坛网$ T5 m* ( T' D' 6 V0 x2 D* l由于贴片元件少，可以考虑单面布局，若表层做平面层，内层走线，参考平

54、面的完整性基本得到保证。- L8 J) ) D: Z, r* v1 Y# cEDA365论坛网 0 s5 _7 g( L. d0 I+ ?. EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛而且第二层可灌铜保证少量表层走线的参考平面。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛' D, A1 w" I" b5 - ; B2 P" 8 g' O5 0 O3 s' 6 q/ e因为是接口板，要注意PCB布线的幅射，如果把表层做为地平面GND，PGND，走线可以得到很好的屏蔽效果，E

55、DA365论坛网0 9 D  5 B: O. |- P: i3 h# w+ EDA3652 z7 I8 5 z) W0 g& Z0 e传输线的辐射也可得到控制。（参考信号完整性分析）7 P7 f* p/ I# N* c3 A) p0 K 5 T! T8 u) b4 g9 B5 I! D建议采用此种叠层方案：GND，S1，S2，PGND。你好，请问在HDI盲埋孔板中（6层或者8层）如何设置叠层结构？通常的做法是1+C+1的1阶盲埋孔方式，但这样安排产生的问题是第二层必须是走线层，否则就没有优势。有没有直接从第一层打到第三层的盲孔这种做法？工艺、可靠性方面能保证吗？（孔

56、径和1阶的孔径一样，因为想保证第二层（地平面）的完整性）。谢谢。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛6 |: |+ a. v"   e- P0 i* l* - w4 R  L) 8 B" a6 G, 4 ejimmy:; i+ e1 _$ B1 C3 |4 j' n) , ' f2 A( a# W& XEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛推荐常用的叠层方案如下：8 k/ S* x) K5 ! a  B- |&

57、amp; EDA3659 O$ S9 s0 e- Q0 ; l6 p& f六层：1-2，2-5，5-6，1-6: L& g" s; H% J+ S1 & n# |EDA365论坛网EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛+ j5 Q" k: L. X1 o八层：1-2，2-7，7-8，1-83 ) L% d. E( o. t. M3 EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛: H$ a' j* b9 C/ p( N. z- H4 z/ ) D以上两种为手机HDI常用叠

58、层方案，价格最划算。, _4 c1 u   AEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛' H6 N9 G9 t* C, f* 嗯，我们现在也是这样做的，但是顶层和第二层的走线就没有屏蔽层了，会不会存在向板外辐射的情形？! V/ ! C5 q: _EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛" f- A- G, S# U/ b! jimmy:$ ?0 H5 N9 w  Y1 X; tEDA365 . $ D" S- 0 H, q( w; Y3 ( 6 r$

59、S所以会有屏蔽罩我想请问楼主，在布4层板的时候电源层和地层是如何和信号层相连的啊？比如说贴片ic的引脚GND是通过过孔与地层相连的吗，还是怎么弄的，我看见有些板子在电源层和地层都有走线，对电源层和地层有那些处理啊？EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛' b) d, o5 w0 a8 S4 i望楼主指教！( F; A8 V, ) C9 $ LEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛9 b1 J- x: g.   H3 y( |+ ejimmy:EDA365论坛网) O$ A- - H0 pEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛7 i/ D! e6 e8 j; O8 g放在TOP层或bottom层的元件通过打via到内层与电源层和地层相连。% N$ - S3 l( ; l2 T3 d6 ZEDA365 ( w5 k( |) e7 m/ o& B有些产品因为对成本考虑比较多，所以在不增加板层的情况下，在电源层和地层都进行走线，此种情况是万不得已的。4 m/ m1 9 |4 dEDA3