数字电子时钟实验报告(共10页)

1、精选优质文档-倾情为你奉上一、设计题目与要求设计题目：多功能数字钟设计要求：1.准确计时，以数字形式显示机器人行走的时、分、秒的时间。2、 设计原理1数字钟的组成部分555定时器组成的方波发生电路多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。时间计数器电路时间计数电路分成三个模块，时，分，秒：时用24进制计数器实现；分，秒用60进制计数器实现。译码显示电路译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并在显示电路显示相应系数。2.数字钟的工作原理多谐振荡器电路555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容

2、的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。时间计数单元六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示对应的数值。三、元器件1.实验中所需的器材.Vcc 5V 电源.共阴七段数码管 6 个.74LS90D 集成块 6 块.74HC00D 6个 以及其他元件LM555CM 1个电阻 6个10uF 电容 2个2. 芯片内部结构及引脚图 图2 LM555集成块 图374LS90D集成块五、各功能块电路图1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理

3、是利用555 定时器的特性，通过电容的充放电使VC 在高、低电平之间转换。其中555 定时器的高、低电平的门阀电压分别是2/3VCC 和1/3VCC􀆤当电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平，然而由于反馈作用又会使电容放电。当VC 小于1/3VCC 时，VC 就为低电平。同样由于反馈作用又会使电容充电。通过555 定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ 的信号。其中555 定时器的一些功能对照后面目录。其中555 定时器组成的脉冲发生器电路见：方波发生器的部分。10 图4 555 定时器组成的脉冲发生器 因为我

4、们要得到1HZ 的信号，所以我们就可以通过555 定时器充放电一次所需的时间的公式。将那时间设为1S，通过设定两个电阻值算出电容C的取值。在电阻值RA=1K，RB=1k，C=10uF 经公式：占空比 占空比50%f=86.5hz 再将RA，RB阻值调整至50kk C=10uf此时f=1.43hz约近于1hz 具体元件数值再在仿真中调节得出。2、 利用一个LED 数码管，一块74LS90D 连接成一个十进制计数器，电路在晶振的作用下数码管从09 显示。见图5。 图5 3 、利用2 片74LS90D 芯片连接成一个六十进制电路，电路可从059 显示。第一片74LS90D芯片构成10 进制计数器，第

5、二片74LS90D 芯片构成6 进制计数器。74LS90D 具有异步清零功能。在第一片74ls90 构成的十进制计数器中，当第十个脉冲来到时。此时他的四级触发器的状态为“1001”。这时他就会自动清零。同时给第二片74ls90 构成的6 进制计数器进一，第六个脉冲进位到来时，此时第二片74ls90 芯片的触发器的状态为“0110”，这时QB,QC 均为高电平。将QB 与RO1 相连，将Ro2 与Qc 相连，就会进行异步清零。如此循环就会构成60 进制计数器.见附图6. 图6 60进制电路4、 利用2 片74LS90D 芯片构成24 进制计数器。一片构成二进制计数器，一片构成四进制计数器。由于7

6、4LS90D 芯片清零是由两个清零端控制的，所以当第24 个脉冲到来时，第一片74lLS90D芯片的Qc 为高电平。第二片74LS90D 芯片的Qb 为高电平，让第一片74LS90D 芯片的Qc 与两片芯片的Ro1 相连.让第二片74ls90 芯片的QB 与两片芯片的Ro2 相连。当第24 个脉冲到来时就会进行异步清零。如此循环就会构成24 进制计数器。见附图7.图7 24进制电路7、 利用两个60进制和一个24进制连接成一个时、分、秒都会进位的电路总图。见附图8 图8 总电路图六、心得体会在这次设计中我们深地体会到了理论跟实践的不同，理论学的再好不会动手那也只能是空想，通过本次课程设计我了解相应芯片，以及在网上查找电子电路资料的方法，粗劣掌握了各芯片的逻辑功能及使用方法，进一步熟悉了集成电路的引脚安排，掌握了数字钟的译码显示的设计方法，。掌握了计数器的工作原理，以及计数器进制的组成方法和级联方法，完成了一次自己动手的过程。虽然期间遇到一些困难，但这些困难却增强了我们分析问题、解决问题的能力，使我们以后不仅只学习书本中的理论知识，还要学会动手实践。这对我们今后的