AltiumDesignerWinter09通用技巧窍门

1、*I.Altium Designer Winter 09 支持中文版本，点击"DXP' "preferences （优先选项）”， 在弹出的"Preference”窗口中选择"System" "General”,在右侧最下面的 "localization" 有个"use localization resource”选项，打对勾选上。点击 OK,重启 Altium Designer6 ,即出 来中文界面。2.自己连的线在交叉的地方是没有接点的，需要手工增加接点使其连接，方法：快捷键PJ；3 .模拟地

2、与数字地、模拟电与数字电可用以下电路：AVCCT 工TOD5VT_ | 10uH|=p C39* C40O.luFO.luFAGXDGND4 .快速修改相同处，如杲图中部分电阻的封装为R39 ORGM> AGND0603A,现全部改为 R0603:选中某个封装为0603A的电阻，点击右键，选择“查找相似对象”，弹出如下对话框在参考符号"Symbol Reference”和当前封装"Current Footprint"中选择"Same",同 时选中下方的“选择匹配”，点击确定，出现如下窗口 ：找至ij “Current Footprint

3、"项，将封装改为R0603。PCB' " PCB library ”，5 .将封装并添加到封装库：打开封装后，点击软件右下角的弹出“ PCB library”窗口，如下图:PCB Library j面具： L£|匣I选择国M缩放£）组件命名u好盘原始的新建胡元件（N 缶件向导（W）”.剪切（T）I F复制© 豆制名称m PsteDelete陲所有囿 is3 sgj4；金日m选择元件封装，点击鼠标右键选择复制。打开需要将该封装存放的封装库，打开该库的“PCBlibrary”窗口，在组件栏中点击鼠标右键，选择"Paste 1 Co

4、mponents”,将封装粘帖到该库中。6 .在“工具”一“注解”中可用定义原理图中所有元件的标号。在左侧的“处理顺序” 中可用设置元件顺序标号的方法，在右侧先点击“Reset All”对所有元件标号复位，在点击“更新更改列表”，最后点击“接收更改（创建 ECQ”，在生成的新对话框中点击“执行更 改”。7 .在元件的“元件属性”中，注释为如“ReS'（电阻）、“Res 0.1%'（精密电阻）、“Cap”（电容），设为“不可见”，在右侧的“ Parameters”参数中增加“ Value”，并在“值”中写 入值的大小，将其设为“可见的”。8 .在“报告” 一" Bill

5、 of materials”中可以生成报目清单，在左上角的“聚合的纵队”中 加入“Value”使类型相同而值不同的元件可以分组，加入的方法为将下方“全部纵队”中 的“Value”拖入上方的“聚合的纵队”。*HT'论去*Fmh*工吟IT I岫E«1依Et*AilfWK'Crt.lECg对LanrarlQjfflWCM!DnxrAnCnlOvwwiifid<JM3. 妣nt*yRll RIT =lasw4.n窗而用1TWk甑济Ml41X阳看,附 ht ma atmJ*FS T RIE RZ 4EEACWg#PCH 口 IE3以m1hHZ7iPwf Dir Dl

6、63; EHiE iWDm IHW4一12W6cq a m m1H csuw iniD«1M岬Q2Jh答CWabPCll CI9 l 050gi 2r?IM35 5期呵|独i aWFCwai-Cl值酊0> g5国建附5IftjHMkiCb博iwiK3ZZWhlriJXl |Q>4wwcwwt* CI2H|'V)C»WI耳厮恒FFrac CapKdcrcueigFB-V3C4r Raft1LI UmJIfiDM&CMjCWUORmhid Of1 W11MmimKazzwhJiidcri JWIwwhCvktl _ YSRfl7_U2UBrEsapi

7、iM>£2 任J州会伊制G?w»E_11KiS-W*-m箕1刖Cwwmm.i1HCftl-iXK1DAn g 丹htaarigaHwvJhiHt Jih«ji aal-*Nfef 2 卷j1，曲K3IW，Mfef Zi¥ 旭 M出嗜出G" -.： f*sM »&i1H»-$EtiL+» i-hi X正用cemhMrWjHeu IJKZ4.HEtffef 1JF1T1 gEHCFZI13_CS1Ftearr IZKZi11.T：M5m Cndrr CJ.C4 » C1.C11 侬讴WXliHE

8、m步世iffffid i 匕e* - m 小崎 *;jJJ WK!KgMit e“ ki H L=0Z 酬日里.MPCBiasfl*幅& J _串AG9 .在绘制原理图时，有时不使用系统默认的模版，而是自己自定义一个模版。首先我们去除系统默认的模块，在原理图中点击鼠标右键，选择“选项”一“文档选项”， 出现“文档选项”窗口，如下图所示：在左边的“选项”卡中将“标题块”此项去除，点击“确定” ，此时原理图中原来的模 版就被移除了。在原理图中点击鼠标右键，选择“放置”一“绘图工具”一“线”，绘制新模块界面， 效果如下图所示:在原理图中点击鼠标右键，选择“放置”一“文本框”，将文本放置在适当

9、的位置，在鼠标移动的时候按下“ TAB'键可以修改文字、字体等等参数，效果如下：批推APPROVED BY日期 DATE序列号SERIAL ND亩移CHECKED B¥日期 HATE图名口品限: TITLE-4DESINEDBY日期纲号DRW NO版本 VFRqTg林灌化STAND.ULDLZED BYE蛆 DATE,'K OF DRW比伊1.J r用贝共取SHEBT NO最后我们添加一张公司的logo,在原理图中点击鼠标右键，选择“放置”一“绘图工具”“图像”，将图片放置在适当的位置，效果如下：*灾1字星科技发展(深圳)有限公司ft米APPROVED BY后期DAT

10、I-序序号SERIAL NOSFCHECKED BYrswiDATE工十DRM TITLE设计 nEINFUBY日期 DATE图号DRW NO版本VERSION标澈化 TANDARDfaDBY日期 DATE图别IL OF DR W比例SCUF箔用不变SHEET MJ.模板绘制好后，点击“文件”一“保存为"，输入保存文件名" YX_LOG,并在保存文件类型中选择原理图模板类型"Advanced Schematic Template (*.schdot)”,将模版保存。点击"DXP'"优先选项"，选择"Schematic

11、-General”选项卡，在该选项卡中的右下角一栏“默认模版”中选择“YX_LOG点击“确定”保存为默认的模版，如下图所示：10 . PCB生成向导：点击原理图界面的右下角“System” 一 “Files”，打开“Files”面板,点击最下方的“从模板新建文件”中最下方的“PCB Board Wizard”。11 . PCB板四周常设置一个过孔，方便板子固定，它的位置可用更具四个顶点的坐标来 确定，一般过孔的大小为 4mm,中间通孔的大小为 3mm,距离两边的最小距离为 5mm。 设置好大小和位置后将“锁定”栏选上，防止将其移位。12 . PCB初步生成后，可以使用“交叉探针 ”快速寻找到原

12、理图或 PCB中对应的元件。13 .网络高亮显示：“Ctrl” + “鼠标左键”点击某一条网络，可以是这个网络呈现高亮， 在右下角的“掩膜级别”中可以设置亮度反差。14 .布局时，AGND的网络应尽量各自在一起，与GND分开，AVCC的网络也尽量在 AGND网络范围中，以方便覆铜；各个电源和地线都应尽量加粗。覆铜后可在GND覆铜区增加过孔以增加上下各层 GND网络的连接。15 滤波电容尽量靠近相应的元件；差分信号线尽量缩短，并且差分信号线之间的长度 尽量相等；晶振线要粗，尽量靠近相应元件；16 .过孔直径大小一般为 30mil,通孔大小为15mil,在画图中，可以使用快捷键“P V”增加过孔，

13、也可以在画某根线时，按住“Shift" + “Ctrl”不放，滑动鼠标滚轮自动添加过孔。17 .对于一些需要对齐的元件或丝印，将他们选中，点击鼠标右键，选择“对齐”，在右侧出现的菜单中选择对其方式。CDR31R22P23。R32CDR3318 .布好线后需要对整个电路板各层进行覆铜，覆铜前需要设置一下电气规则，点击“设计”一“规则”，弹出PCB规则窗口，在左侧选择“ Clearance”，在右下方的“最小清除”中 设置距离为30mil ,等到覆铜结束后在将间距修改回来。选才i PCB的表层或者底层，点击覆铜按钮,在弹出的窗口中设置覆铜方法，在“填充模式”中选择“Hatched(Tra

14、cks/Arcs)”，在网络选项中“连接到网络”选择需要覆铜的网络，如GND或者AGND,下面的一个下拉菜单选择中间的“ Pour Over All Same Net Objects ”，使，点击确定。覆铜的网格与相同网络的连线直接相连而非十字相连，最后选上“死铜移除”:oneOurtlire5 CHv：值亢*/ - SalctCaqrtrFteio-is Qi Ha-chidfT-acks/.-Vca物连克郎梅尺寸7&nl包国媒热受虐# 1小周影DHOIODI新比值式蹬度二41镂东原始的假定窸略在城障否H小星患K黯""日日门：5ama Nac 口bjacta覆铜结

15、束后若需要修改一些覆铜的规则且不需要改变覆铜的面积时，在删去覆铜，按“ Ctrl+Z”取消删除，还原的覆铜会自动按新规则生成。可以先将规则改好,19. GND在覆铜后，可能会出现过孔是十字相连而非直接相连，如图:十字相连点击“设计”一“规则”，弹出PCB规则窗口,直接相连在左侧选择 "Plane" " Polygon ConnectionStyle”,如下图所示:点击鼠标右键，选择“新规则”，在右侧选择“高级的（询问）"，点击“询问助手”，弹 出“Query helper”窗口。如下图所示：Quefy Helper在左下角的"Categorie

16、s”窗口中选择"Object Type Checks",右下角的窗口中找到 "IsVia"选项双击，此时在上方的“Query”窗口中会出现“ IsViaALL',点击“确定”，返回规则设定界面。然后在“关联类型”下来菜单中选择" direct connect”。一般DXP软件会默认将新建的规则优先权大于原先的规则，如果不是，我们可以手工 修改，使该过孔覆铜的规则优先于其它的覆铜规则，点击下方的“优先权”，出现“编辑规则优先权”窗口，如下图所示：选择“ IsViaALL'项，点击下方的“增加优先权” ，将IsViaALL”项的优先

17、权设置为1,默认为2。20.完成PCB后，使用“工具”一“设计规则检查” ，出现检测规则设置窗口，一般我 们使用默认即可，点击“运行DRC',进行电气规则检查，弹出错误信息窗口，若有错误则会显示错误的信息。MessagesCass Document Sotiree Mwsagelime口3t型N.JP> |_-1| Clearance Constraint Between Pad C4d1l?DOO 4S5miLd255-2(J4niil Top Layer.nd Pad C4标“YXJULMj Adva.QraranGeCondrwit: Bstwven fradk .1&am

18、p; 11:232011/1.,.2 (C . YXdULM-. . Adva .Clearance Constraint: Belter Pad Ft.18:11:232011/1.3 IC. YX-IULM-. Adva.OearanceCanstraint: Between PadC.18:11:23201171.41 |C . Y?L-11J LM- . AJva.Clearance Cori st rant: Between T rack .1S: 11201171.5 YX-IULMr, Adv口Cltarance Constraint： Bvtw«sn Trade.13; 11;232011/1.5 0. YXdllLM-. Adva.Qearance Cor strant. Between Pad C.18:11:237 |C. YX-IULM-. Adva.Clearance Constraint: Between Pad C.1B: 112011 .H