电控板EMC通用设计参考V11

1、 家电类电控板EMC设计参考 VER1.1一范围：电子控制板的EMC（电磁兼容性）涉及的范围很广，包括硬件线路、软件编程、PCB设计、电控板所处的磁场环境等，其应用特点又分为高频、低频，单双面板、多层板等，数字、模拟、数字模拟混合等。目前我们要求通过的EMC测试类型有：EMS 电磁敏感度测试、EMI电磁骚扰测试、ESD防静电测试,其中EMS出现的问题最多。由于收集并分析了过去出现EMC问题，因此在这里试图总结出解决EMC问题的方法。希望能为开发工程师在解决/预防EMC时提供一点参考。二主要参考资料来源：www.emc- 安谱电磁兼容专业网 中国电磁兼容认证中心

2、中国电磁兼容网 中国静电信息网 电子质量杂志社 中国PCB技术网 拓世电磁兼容元件/材料供应商电磁兼容性原理及应用 国防工业出版社电子控制设备抗干扰技术及其应用 机械工业出版社电磁兼容认证及设计指南 电子质量杂志社SCHAFFNER NSG2025 EMC HIGH FREQUENCY BURST TEST SYSTEM USERS MANUALMOTOROLA Electro-Magnetic Compatibility (EMC)三定义：1EMC（Electro Magnetic Compatibility）：直译是“电磁兼容性”。意指设备所产生的电磁能量既不对其它设备产生干扰，也不受其他

3、设备的电磁能量干扰的能力。EMC的内容包括EMI与EMS以及ESD等。2EMI（Electromagnetic Interference）：中意称为“电磁骚扰”或“电磁干扰”。即设备所产生的电磁能量对其他设备的干扰程度。干扰途径包括传导干扰和辐射干扰两种：传导干扰：是指通过导电介质把一个电网络上的信号耦合（干扰）到另一个电网络。辐射干扰：是指干扰源通过空间把其信号耦合（干扰）到另一个电网络。3EMS（ElectroMagnetic Susceptibility）：直译是“电磁敏感度”。其意是指由于电磁能量造成性能下降的容易程度。电磁敏感度也分为辐射敏感度和传导敏感度。4ESD（Electro

4、Static Discharge）：静电放电，对EMC而言，ESD涉及的同样是静电骚扰和静电敏感。6地线：在EMC中我们给地线定义为：信号流回源的低阻抗路径。这个定义中突出了地线中电流的流动。按照这个定义，很容易理解地线中电位差的产生原因。因为地线的阻抗总不会是零，当一个电流通过有限阻抗时，就会产生电压降。7地线的阻抗/电阻：地线的阻抗会引起的地线上各点之间的电位差能够造成电路的误动作，要搞清这个问题，首先要区分开导线的电阻与阻抗两个不同的概念。电阻指的是在直流状态下导线对电流呈现的阻抗，而阻抗指的是交流状态下导线对电的阻抗，这个阻抗主要是由导线的电感引起的。任何导线都有电感，当频率较高时，导

5、线的阻抗远大于直流电阻，在实际电路中，造成电磁干扰的信号往往是脉冲信号，脉冲信号包含丰富的高频成分，因此会在地线上产生较大的电压。四概述：电磁兼容三要素是干扰源（骚扰源）、耦合通路和敏感体。切断以上任何一项都可解决电磁兼容问题，如下图所示。图中RE为辐射发射，RS为辐射敏感度，CE为传导发射，CS为传导敏感度。电磁骚扰途径: 过电源，经过信号线或控制电缆，场渗透，经过天线直接进入；并且有电缆耦合，从其它设备来的传导干扰，电子系统内部场耦合，其它设备的辐射干扰。干扰对单片机系统的作用可分为三个部分，第一个部位是输入系统，它使模拟信号失真，数字信号出错，系统如根据该信号做出的反应必然是错误的。第二

6、个部位是输出系统，使各输出信号混乱，不能正常反映系统的真实输出量，从而导致一系列严重后果。第三个部位是单片机的内核，干扰使三总线上的数字信号错乱，使CPU工作出错。对单片机系统而言，抗干扰有硬件（包括PCB）和软件措施，硬件如设置得当，可将绝大多数的干扰拒之门外，但仍然有部分的干扰窜入系统，引起不良后果，因此，软件抗干扰也是必不可少的。但软件抗干扰是以CPU的开销为代价的，如果没有硬件措施消除大部分的干扰，CPU将忙于应付，会影响到系统的实时性和工作效率。成功的抗干扰系统是由硬件和软件相结合而构成的。硬件抗干扰具有效率高的优点，但要增加系统的成本和体积，软件抗干扰具有投资低的优点，但要降低系统

7、的工作效率。由于应用系统的工作现场，往往有许多强电设备，它们的启动和工作过程将对单片机产生强烈的干扰；也由于被控制对象和被测信号往往分布在不同的地方，即整个控制系统的各部分之间有较远的距离，信号线和控制线均可能是长线，这样电磁干扰就很容易以不同的途径和方式混入应用系统之中。如果上述来源于生产现场的干扰称为系统内部的干扰源的话，那么还有来源于现场以外的所谓外部干扰源，如外电源（如雷电）对电网的冲击，外来的电磁辐射等。不管哪种干扰源，对单片机的干扰总是以辐射、电源和直接传导等三种方式进入的，其途径主要是空间、电源和过程通道。按干扰的作用形式分类，干扰一般有串模干扰和共模干扰两种。抗干扰的方法则针对

8、干扰传导的源特征和传导方式，采取抑制源噪声，切断干扰路径，和强化系统抵抗干扰等三种方式。对于电气与电子产品，应该采用各种干扰抑制技术，使产品的电磁发射低于标准所允许的限值。以下分硬件、PCB设计、软件三方面提出抗干扰的建议：五硬件抗干扰：硬件的解决方案常用的方法主要有接地屏蔽、和滤波、增加抗干扰线路等、使用抗干扰元件、线路等。1. 切断干扰路径控制干扰源的发射，除了从干扰源的机理着手降低其产生电磁噪声的电平之外，广泛的应用着屏蔽（包括隔离）、滤波与接地技术。屏蔽主要用于切断通过空间的静电耦合、感应耦合或交变电磁场耦合形成的电磁噪声传播途径。此三种耦合分别对应于采取的静电屏蔽、磁场屏蔽与电磁屏蔽

9、。衡量屏蔽的质量采用屏蔽效能这一指标。屏蔽主要研究各种材料（例如：金属材料、磁性材料、复合材料等）、各种结构（例如：多层、单层、孔隙等）及各种形状的屏蔽体的屏蔽效能，研究屏蔽体的设计以及屏蔽与接地的关系等。隔离是用于切断传导形式的电磁噪声的传播途径。例如应用继电器、隔离变压器或光电隔离器件等。其特点是可将两部分电路的地线系统分割开来，切断通过地阻抗进行耦合的可能性。滤波是在频域上处理噪声的一种技术。其特点是将不需要的一部分频谱滤掉。例如对电源滤波器，只保留50Hz的电源频率，滤除所有其它频率的电磁噪声，而对于各种不同的信号滤波器，其保留的通带视其信号所需而定。接地是提供有用信号或无用信号，电磁

10、噪声的公共通路。包括安全地、信号地、电源中线以及系统内的各种地线等等。其研究内容主要是如何正确地布置地线，接地体的设计，地线在各种不同频率时的阻抗等等。具体的一些做法：11.变压器双隔离措施:变压器初级输入端串接电容,初、次级线圈间屏蔽层与初级间电容中心接点接大地,次级外屏蔽层接印板地,这是硬件抗干扰的关键手段。12. I/O口用光电、磁电、继电器隔离:去掉与CPU的公共地。13.要求I/O口分别接至GND或通过上拉电阻接至Vcc。由于时序逻辑电路的输出端能是其内部的输入，其闲置的输出端要避免悬空，高电平/高阻状态的可以而应对地接入1000PF高频电容。特别是CMOS的输入阻抗很高，且易受感应

11、，因此在使用时对不用端要接地或接正电源。14. A/D转换用隔离放大器或采用现场转换:减少误差。15.外壳接大地:解决人身安全及防外界电磁场干扰。1. 6.CPU屏蔽方法：对于CPU直接暴露在强电磁场状态下其它措施均不能达到要求的情况下使用,须注意的要点是屏蔽罩(一般用铜质)在电路板上的接地点不能是易受干扰的敏感地（如CPU、复位、晶振等附近的地），建议接在有滤波电容的电源源头处的地线连接。1.7.电控壳屏蔽：整个电控板的屏蔽能杜绝整机负载如压缩机、电机及其连接导线等的辐射干扰。2.增加退藕/滤波电容：滤波是为了抑制尖峰干扰。当电路中开关元件或者数字电路处于状态改变时，会在电源上产生一个很大的

12、尖峰电流，从而形成尖峰的噪声电压。这一点在负载比较大或者负载是感性负载时特别明显。因而在电源和其它部位采用适当的滤波电路，对从电源引入的干扰有很好的抑制作用。当然滤波还远远不止这个应用，但对我们抗干扰来说，这个是比较有影响的方面之一。 滤波器按照结构通常分为无源滤波器，有源滤波器和数字滤波器。无源滤波器主要由电阻、电容、电感等无源无件组成；有源滤波器是指具有有源器件（三极管或者运放电路）的滤波器； 数字滤波器是由软件组成的滤波器。在抗干扰应用中，用的最多的是无源低通滤波器。以下介绍一下常用的由电容电感所组成的无源低通电源滤波器。 2.1电容滤波器：我们都知道，容抗跟频率成反比，频率越高，容抗越

13、小， 所以在电源线上并联上电容，可以有一定的抑制噪声的功能。由于噪声有共模和差模的区分，所以，我们所用的电路也要对两种区分对付。对于共模噪声，我们需要采用两个电容分别将电源线引入到地；对于差模噪声，我们只要简单的在两线间并上一个电容就可以完成。如下图：C1和C2用来抑制共模干扰；而C3用来抑制差模干扰，从而形成一个比较实用的电路用于滤波的电容器，我们通常要求耐压高，漏电小，自谐振频率高。对于直流电源端，我们可以采用一个大电解电容和一个小的CBB或者独石电容并联的做法来兼顾容量和通频带问题。 2.2电感滤波：感抗跟频率成正比，所以电感滤波器采用串入电路的作法，对高频干扰产生很强的抑制作用。对于滤

14、波用的电感器，我们要求不易磁饱和、并且直流电阻小的电感，在电源滤波器中，我们通常采用带有磁芯的线圈。特别要说明的是一种特殊的电感滤波器-共模轭流圈。它是由在绕制在同一个磁芯上的两个方向相反的线圈组成。当负载电流流过时，由于方向相反，产生的磁通也相互抵消，不会发生磁饱和现象；当共模电流流过时，由于方向相同，产生的磁通也相同，使得电感的作用加倍，因而对共模干扰具有很强的抑制作用。下图为交流端较常用的滤波电路，能滤取一部分的市电干扰:2.3. 阻容（RC）网络 对于消除电感性负载产生的干扰，采用阻容（RC）网络，对电感性负载切投所产生干扰的抑制，可采用在负载两端并联RC网络的方法，其目的是降低干扰幅

15、值，减少干扰频率。较常用的还有接在AC220V交流电源两端，继电器开关端，可控制硅T1、T2、负载端。2.4退藕电容配置： PCB设计的常规做法之一是在印制板的各个关键部位配置适当的 退藕电容。退藕电容的一般配置原则是： (1)电源输入端跨接10 100uf的电解电容器。如有可能，接100uF以上的更好。 (2)原则上每个集成电路芯片都应布置一个0.1uF的瓷片电容，如果如遇印制板上空间足够，则加放一个0.01uF，拓宽滤波的频段，如空隙不够，可每48个芯片布置一个1 10pF的坦电容。 (3)对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片的电源线和地线之间直接接

16、入退藕电容。(4)电容引线不能太长，尤其是高频旁路电容不能有引线。方面贴片电容可以避免，直接装在IC底部可以获得最好的效果。此外，还应注意的要点：(1）在印制板中有接触器、继电器、 按钮等元件时操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路 来吸收放电电流。一般 R 取 1 2K，C取2.2 47UF。(2) CPU、RAM、ROM等主芯片,VCC和GND间接电解电容及瓷片电容:。抑制数字电路造成的电源波动耦合干扰: 在板内每一个芯片的Vcc和GND之间要接入旁路电容，去掉高、低频干扰脉冲,以便该芯片造成的电源波动被就近吸收，减小其对其它芯片的影响。在接入旁路电容时应尽可能靠近

17、芯片，使Vcc-GND通过旁路电容构成的回路面积最小。为了防止每一块印刷板通过Vcc、GND对其它印刷板造成传导性耦合，其Vcc-GND入口处要接入一个大容量的电解电容，并入一个0.010.1u的高频电容，以吸收该板的电平波动。板与板间连接电源口的插座出口均有电界及电容，可以减少很多板与板间的电流波动引起的电平起伏。其布线要点在下一节有说明。(3)交流端用电感电容滤波(T型或p型等):去掉高频低频干扰脉冲。(4)次级加低通滤波器:吸收变压器产生的浪涌电压。(5)其他一些需注意增加电容、电解的电路：3.一些抗干扰线路3.1.隔离12V地与5V地串扰的电源线路：上图为利用2个背对背的二极管隔离开1

18、2V与5V的地线，避免12V负载引起的波动干扰5V电源的GND。下图为在传统三极管稳压电路上增加一三极管隔动态隔离开12V与5V的GND。应用时应注意的是线路上须分清12V与5V的GND，并分别接到电源。4.其他措施4.1.采用集成式直流稳压电源（7812，7805等）:因为有过流、过压、过热等保护。4.2.通讯线用双绞线:排除平行互感。4.3.对于微弱信号的模拟地：如果A/D转换器在采集050mv的微小信号时，模拟地的接法极为重要，为提高抗干扰能力，可采用三线采样双层屏蔽浮地技术。4.4.加复位电压检测电路:防止复位不充份,CPU就工作,尤其有EEPROM的器件,复位不充份会改变EEPROM

19、的内容。4.5.检查CPU输入/输出总电流是否太大导致工作不稳定，如太大则改用外接三极管驱动。4.6.采用内阻小、平均电流足够大的变压器4.7. 按功能优化分配I/O口，在此基础上调换I/O口使布线交叉（跳线）减少，曲线减少。48热地情况：采用电容或电阻降压的电源的电路很容易从市电引入传导干扰，必须增加抗电源冲击的元件：强电端的滤波电容、抗氧化膜限流电阻、压敏电阻、PTC等以及用较好的稳压电路。出于安全考虑，一般CPU的地线(半波整流时)应连在零线端，而不是火线。另外，改用桥式整流可以减少纹波。4.9检查硬件线路是否合理或存在隐藏的可导致电磁敏感度下降的因素，有时电磁兼容性差与线路是否设计周详

20、（虽然可以正常运作）有直接关系。如交流电压降低到国家标准时变压器是否能提供合乎要求的电流/电压水平，三极管的偏置状态是否处于最佳放大曲线,元器件的功率是否有足够的裕量，数字/模拟电路的电源是否分开等。5应用于抗干扰的电子元器件a. 采用EMI吸收磁珠（磁环）EMI吸收磁珠的材料采用高频段具有良好阻抗特性的铁氧体材料烧结而成，专用于抑制信号线、电源线上的高频噪声和尖峰干扰，它还具有吸收静电脉冲的能力，使电子设备达到电磁兼容（EMI/EMC/EMS/ESD）的响应国家标准。使用注意事项：（1） 注意固定，避免碰撞破碎，可用热溶胶固定。（2） 磁环实际体积越大吸收效果越好。（3） 磁环使用中应使环的

21、内径与线径相接近为佳，这样可使靠近线的弱干扰信号都可有效吸收。（4） 磁环可反复多穿几次，可改善其性能，但圈数太多易引起饱和，也会影响性能。在直流系统上防止饱和的一个办法是将+-极两根线穿过统一磁环。（5） 注意磁环的有效频段应是5MHZ以上，效果较好频段为5MHZ-300MHZ。b.采用压敏电阻，压敏电阻是一种对电压敏感的非线性电阻器件，其特性就象双向稳压管一样，是一种无极性的非线性对称的抑制电感性负载反电势干扰和保护触头的器件，既实用于直流电路也实用于交流电路，可接在触点上也可接在线圈上。与RC网络相比，其参数选择较容易，且不会由于电容的充放电而损伤触点。压敏电阻还具有温度系数小，电压范围

22、宽（几伏到上万伏），耐冲击性好，寿命长，体积小，重量轻，价格便宜，使用方便等优点。电源的干扰很多，而交流电的质量不好，也会成为一个重要的干扰源金属氧化物压敏电阻 :由于价廉，压敏电阻是目前广泛应用的瞬变干扰吸收器件。描述压敏电阻性能的主要参数是压敏电阻的标称电压和通流容量即浪涌电流吸收能力。前者是使用者经常易弄混淆的一个参数。压敏电阻标称电压是指在恒流条件下（外径为7mm以下的压敏电阻取0.1mA；7mm以上的取1mA）出现在压敏电阻两端的电压降。由于压敏电阻有较大的动态电阻，在规定形状的冲击电流下（通常是8/20s的标准冲击电流）出现在压敏电阻两端的电压（亦称是最大限制电压）大约是压敏电阻标

23、称电压的1.82倍（此值也称残压比）。 这就要求使用者在选择压敏电阻时事先有所估计，对确有可能遇到较大冲击电流的场合，应选择使用外形尺寸较大的器件（压敏电阻的电流吸收能力正比于器件的通流面积，耐受电压正比于器件厚度，而吸收能量正比于器件体积）。 使用压敏电阻要注意它的固有电容。根据外形尺寸和标称电压的不同，电容量在数千至数百pF之间，这意味着压敏电阻不适宜在高频场合下使用，比较适合于在工频场合，如作为晶闸管和电源进线处作保护用。 特别要注意的是，压敏电阻对瞬变干扰吸收时的高速性能（达ns）级，故安装压敏电阻必须注意其引线的感抗作用，过长的引线会引入由于引线电感产生的感应电压（在示波器上，感应电

24、压呈尖刺状）。引线越长，感应电压也越大。为取得满意的干扰抑制效果，应尽量缩短其引线。 关于压敏电阻的电压选择，要考虑被保护线路可能有的电压波动（一般取1.21.4倍）。如果是交流电路，还要注意电压有效值与峰值之间的关系。所以对220V线路，所选压敏电阻的标称电压应当是220×1.4×1.4430V。 此外，就压敏电阻的电流吸收能力来说，1kA（对8/20s的电流波）用在晶闸管保护上，3kA用在电器设备的浪涌吸收上；5kA用在雷击及电子设备的过压吸收上；10kA用在雷击保护上。 压敏电阻的电压档次较多，适合作设备的一次或二次保护。 c硅瞬变电压吸收二极管（TVS管） 硅瞬变电

25、压吸收二极管具有极快的响应时间（亚纳秒级）和相当高的浪涌吸收能力，及极多的电压档次。可用于保护设备或电路免受静电、电感性负载切换时产生的瞬变电压，以及感应雷所产生的过电压。 使用中TVS管的击穿电压要比被保护电路工作电压高10左右，以防止因线路工作电压接近TVS击穿电压，使TVS漏电流影响电路正常工作；也避免因环境温度变化导致TVS管击穿电压落入线路正常工作电压的范围。 TVS管在使用中应注意的事项： ·对瞬变电压的吸收功率（峰值）与瞬变电压脉冲宽度间的关系。手册给的只是特定脉宽下的吸收功率（峰值），而实际线路中的脉冲宽度则变化莫测，事前要有估计。对宽脉冲应降额使用。 ·对

26、小电流负载的保护，可有意识地在线路中增加限流电阻，只要限流电阻的阻值适当，不会影响线路的正常工作，但限流电阻对干扰所产生的电流却会大大减小。这就有可能选用峰值功率较小的TVS管来对小电流负载线路进行保护。 ·对重复出现的瞬变电压的抑制，尤其值得注意的是TVS管的稳态平均功率是否在安全范围之内。 ·作为半导体器件的TVS管，要注意环境温度升高时的降额使用问题。 ·特别要注意TVS管的引线长短，以及它与被保护线路的相对距离。 ·当没有合适电压的TVS管供采用时，允许用多个TVS管串联使用。串联管的最大电流决定于所采用管中电流吸收能力最小的一个。而峰值吸收功率

27、等于这个电流与串联管电压之和的乘积。 ·TVS管的结电容是影响它在高速线路中使用的关键因素，在这种情况下，一般用一个TVS管与一个快恢复二极管以背对背的方式连接，由于快恢复二极管有较小的结电容，因而二者串联的等效电容也较小，可满足高频使用的要求。如变频模块的强电部分就有使用，但如果没有太大成本的限制，用在CPU 5V电源上应有一定效果。d.还有一些在家电控制板较少使用的如：馈通滤波器、片状滤波器、数据线滤波器等。六PCB设计抗干扰： 制电路板(PCB)是电子产品中电路元件和器件的支撑件，它提供电路元件和器件之间的电气连接。PCB 板的设计过程是一个复杂而又简单的过程，随着电于技术的飞

28、速发展，PCB的密度越来越高。PCB设计的好坏对抗干扰 能力影响很大。虽然PCB的改动周期长、任务重，但是不会以增加成本为代价。因此，在进行PCB设计时。一开始就应遵守PCB设计的一般原则，并应符合抗干扰设计的要求。1布局在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，过小过挤，则散热不好，工艺不好，且邻近线条易受干扰。在确定PCB 尺寸后再确定特殊元件或需固定元件的位置。最后，根据电路的功能单元，对电路的全部元

29、器件进行布局。要使电子电路获得最佳性能，元器件的布局及导线的布设是很重要的。为了设计质量好、造价低的PCB,应遵循以下一般原则：11在确定元件的位置时要遵守以下原则： (1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。 (详见“PCB电间距标准”一文)1 2根据电路的功能单元对电路的全部元器件进行布局时，要符合以下原则： (1)鉴于电源线对抗干扰举足轻重，应先考虑

30、电源（特别是GND）如何走线（后有说明）。(2)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、 整齐、紧凑地排列在PCB上尽量减少和缩短各元器件之间的引线和连接。(3)相邻层的布线要互相垂直，平行容易产生寄生耦合。2.走线21走线的原则如下l 在数字电路中，传导耦合主要是通过电源和地线引入的性耦合，从设计上要避免印刷线构成环路，当然包括电源线和地线，这样既可以消除地环流，又使其不受外界磁场的干扰。对于容性耦合，要设法减小信号线之间的分布电容.l 尽量减少线路的电感量（高频时），使信号不

31、失真地传送。线路太长、太细、直角走线，跳线，过孔均会使线路电感量增大，并且频率高/易受干扰的的线路，越需重视。频率高的线为：晶振线、高速扫描/驱动线和复用线；易受干扰的线为：CPU电源线、信号输入线、复用线等。Il 当两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合。作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之间最好加接地线。l 多层印制线路板可采取其中若干层作屏蔽层，电源层、地线层均可视为屏蔽层，一般地线层和电源层设计在多层印制线路板的内层，信号线设计在内层和外层。l 输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必

32、要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。例如，当PCB上某一带状线上载人控制和逻辑电平，与其靠近的第二条带状线上载有低电平信号，当平行布线长度超过10厘米时，很可能产生串扰。中断信号连线不大于10厘米,防止误触发、感应触发。l 印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和 流过它们的电流值决定。当铜箔厚度为 0.05mm、宽度为 1 15mm 时 通过 2A的电流，温度不会高于3，因此导线宽度为1.5mm可满足要求。 对于集成电路，尤其是数字电路，通常选0.20.3mm导线宽度。当然，只要允许， 还是尽可能用宽线尤其是电源线和地线。导线的最小间距主要由最坏情

33、况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至0.2mm。右图为厚度35um（1安士）的导线温升与导线宽度和负载电流的关系。2.2.一些重要的走线对线路形状、长短、粗细等的要求：重要程度(以星的数量区分)要求走直线，转角次数越少越好线宽越好越短越好少用跳线连接双面板时尽量不通过过孔连接备注(以下均为进行EFT干扰时的现象)普通低频率开关信号线（如继电器驱动线、蜂鸣器驱动线、非扫描LED驱动线等）-高频率开关扫描显示驱动线（如LED数码管、串行转并行输入/输出线、I/O口复用线*造成显示闪烁或错码CPU正极电源线（整流桥到CPU段）*CPU电源地线（整

34、流桥到CPU段）*+12V等除CPU供电电压的电源线-整流前的交流低压正电源线-其他地线*要通过过孔两面屏蔽(地线的过孔应比信号线的大)避免因整个地线电位波动导致死机或复位复位信号线*造成复位晶震线（三根线）*扰乱震荡频率而复位或死机负载强电线-出于安全考虑一般不用跳线-A/D转换信号线*影响传感器精度检测或超出检测范围检测类的信号线*标“-”的格表示此属性并不重要2.3.电源线的走线231 电源、地线的处理    既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的

35、布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线电源线信号线，通常信号线宽为：0.20.3mm,最经细宽度可达0.050.07mm,电源线为1.22.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) 用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 232 数字电路与模拟电路的共地处理    现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电

36、路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。1.电源线（设计 根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。 同时、使电源线、地线的走向和数据传递的方向一致，这样

37、有助于增强抗噪声能力。 2地线设计地线设计的原则是： (1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量 分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后 再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用 栅格状大面积地箔。 (2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化， 使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。 如有可能，接地线应在23mm以上。 (3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多 能提高抗噪声能力。 印制导线的公共地线，

38、应尽量布置在印制线路板的边缘部分。在印制线路板上应尽可能多地保留铜箔做地线，这样得到的屏蔽效果，比一长条地线要好，传输线特性和屏蔽作用将得到改善，另外起到了减小分布电容的作用。印制导线的公共地线最好形成环路或网状，这是因为当在同一块板上有许多集成电路，特别是有耗电多的元件时，由于图形上的限制产生了接地电位差，从而引起噪声容限的降低，当做成回路时，接地电位差减小。另外，接地和电源的图形尽可能要与数据的流动方向平行，这是抑制噪声能力增强的秘诀。2 3.3.接地的方式（1）一点接地与多点接地的原则，一般而言，低频（1MHz以下）电路应一点接地，高频（10MHz以上）电路应多点就近接地。因为在低频电路

39、中，布线和元件的电感较小，而接地电路形成的环路，对干扰的影响却较大，因此应一点接地；对高频电路，地线上具有电感，因而增加了地线阻抗，同时各地线之间又产生了电感耦合。当频率甚高时，特别是当地线长度等于1/4波长的奇数倍时，地线阻抗就会变得很高，这时地线变成了天线，可以向外辐射噪声信号。单片机控制系统的频率较低，对其起作用的干扰频率也大多在1MHz以下，故宜采用一点接地。在1MHz10MHz之间，如果用一点接地，其地线长度不得超过波长的1/20。否则宜采用多点接地。一点接地方式有串联一点接地和并联一点接地，串联一点接地的每一个支路之间地线应尽可能缩短，线径应足够粗，电平较低的支路应安排在距电源最近

40、。并联一点接地各支路电流在导线上所产生的压降互不影响，不会形成干扰，这是其优点，但实现较为麻烦。（2）交流地与信号地不能共用，因为在一段电源地线的两点之间会有数毫伏，甚至几伏电压，对低电平信号电路来说，这是一个非常严重的干扰，所以交流地和信号地不能共用。（3）数字地和模拟地，数字地通常具有很大的噪声，而且电平的跳跃会造成很大的电流尖峰。所有的数字公共导线地应该与模拟公共导线地分开走线，然后只是在一点汇在一起。特别是在ADC和DAC电路中，尤其要注意地线的正确连接，否则转换将不准确，且干扰严重。因此ADC和DAC应提供一个独立的模拟地和数字地，将所有器件的模拟地和数字地分别连接，模拟公共地和数字

41、公共地仅在一点上相连接。3 其他：l 关于铺地建议先按照EMC规则连接好所有地线，然后再铺地（即铺地只起加粗地线的和屏蔽的作用）,而且对于违反EMC规则的铺地连接处应用禁止布线层断开。不然随意的铺地可能会连接了本来应该分开的地线，或者增加了不必要的地环路，有时只会使EMC性能更差。l 总体来说，在遇到EMC问题时，应用贴片元件要好与插件元件，应用双面板要好于单面板l 走线应遵循的三要素是短、粗、直。l 45度转角线的最佳长度参考：线宽=W,那么45度线的线长>5Wl 地线采用星型布线时，也就是分开所有的电流支路的地线，如： 晶震，复位可与CPU一路 （甚至复位也可单独一路） 传感器一路不

42、通过CPU内部的其它地线 LED,LCD等5V的负载一路 不是5V的大电流的继电器，蜂鸣器等负载一路 l 需紧靠的电路/元器件CPU-晶振-复位 (CPU-晶振尤其重要）CPU电源口-滤波整流电路 (CPU的地线尤其重要)滤波高频瓷片电容-CPU的电源管脚（特别是地的引脚）l 关于铺地铺地只用一点接在滤波电解处。 l PCB两平行走线之等效电路：因此5V和GND用平行的走线连进CPU对抗干扰是比较好的布线，因为两条平行线本身就等效于无数小个电容，起滤波的作用。l 跳线引起电压变化的理论模型：V=L di/dt （L=500nH，I=10mA,t=5ns ）V= V=1volts也就是在上面的条

43、件下，1条线的上压降可达1V。4 PCB电源布线范例比较：（请对照表2.2.）例1：左图的错误为：1 晶振连线太长。2 增加跳线时优先复位线而不是地线。3 晶振的地线不可用于接其他接地点。中间图为正确的布线，右图为更好的布线。 例2：左图的错误为：1增加跳线时优先VDD线而不是GND线。中间图为正确的布线，能做到VDD与GND都不用跳线的右图为更好的布线例3： 若电源因板型位置等离CPU较远，那么那么应优先缩短DC线而不时AC线。例4：左图有两处（打“X”处）没有分开12V与5V的GND（数字地与模拟地），而右图显示的两处分地点比较合适。例5：板与板间连接电源线的插座出口均有电界及电容，可以减

44、少很多板与板间的电流波动引起的电平起伏。但左图打“X”的线略过了滤电容。例6：对于解决直接干扰CPU的干扰源来说。数据线的限流电阻靠近CPU放置比远离CPU放置好。七软件抗干扰： 硬件系统抗干扰措施是非常必要的，它给单片机系统创造了一个基本是“干净”的工作环境，但并不能保证百分之百的效果。各种软件抗干扰措施也是非常必要的，一个系统只有选用一些有关的硬件抗干扰措施和针对具体环境的软件措施，才能构成一个可靠的系统。1数字信号输入输出中的软件抗干扰措施在CPU工作正常，干扰作用在系统I/O口上时，可用如下方法使干扰对数字信号的输入输出影响减少或消失。1.1.数字信号的输入方法一般而言，干扰信号多呈毛

45、刺状，作用时间短，可利用此特点在采集某一信号时，多次重复采集，直到两次或两次以上的采集结果完全一致方为有效，若多次采集信号总是变化不定，可停止采集，给出报警信号。对于较宽的干扰，可在每次采集之间接入一段延时（100us左右）。采集多用查询代替中断,把中断源减到最少。1.2.数字信号的输出方法在软件上，最为有效的输出方法就是重复输出同一个数据，重复周期尽可能短，即使外部设备接受了一个被干扰的错误信息，还未来得及作出有效的反应，一个正确的信息又来到，可以防止误动作的产生。在结构上可将输出过程的执行机构放入监控循环中，由于监控程序都较短，可及时防止误动作。1.3.模拟信号的输入模拟信号必须经过A/D

46、转换之后方能被单片机接受，而干扰作用于模拟信号之后，使转换结果偏离真实值，干扰分为周期性和非周期性两种，对非周期性随机干扰可采用数字滤波的方法来抑制，以下为几种常用滤波方式。a程序判断滤波很多的物理量变化是需要一定的时间，相邻两次采样值之间的变化也有一定的限度，可从经验出发设定一个最大可能的变化范围，每次采样后都和上次采样有效值比较，如变化幅度不超过经验值，本次采样有效，否则本次采样视为干扰而放弃。b中值滤波对目标参数连续进行若干次采样，然后将采样值进行排序，选取中间位置的采样值作为有效值。c算术平均滤波对目标参数进行连续采样，然后求其算术平均值作为有效采样值，该算法适用于抑制随机干扰，采样次

47、数越大，平滑效果越好，但系统灵敏度会下降。d去极值平均滤波如果系统受到明显的脉冲干扰，平均滤波无法将其消除 ，只是将影响削弱，可在采样n 次后，将其累加求和，并找出最大值和最小值，从累加和中减去，按n-2个采样值来求均，即可得有效采样值。e加权平均滤波算术平均滤波和去极值平均滤波存在平滑性和灵敏度的矛盾，采样次数太少了，平滑效果差，次数太多了，灵敏度下降，对参数变化不敏感。为此可采用加权平均滤波，对每次的采样值分别乘上不同的加权系数，然后求和累加，加权系数均小于1，满足等于1的约束条件。f滑动平均滤波以上的各种平均滤波法有一个共同点，即每一个有效采样值必须连续进行若干次采样，但当采样速度较慢或

48、目标参数变化较快时，系统的实时性不能得到保证，滑动平均滤波法只采样一次，将这一次的采样值和过去若干次的采样值一起求平均而得到有效采样值。2CPU的抗干扰技术当干扰作用于CPU 本身时，可有如下一些抗干扰措施。2.1.人工复位对失控的CPU，可以人工复位的手段使其走上正轨，但往往不及时，在系统已瘫痪时才实施，较多用于非控制系统，如智能仪器等。2.2.掉电保护系统电源的突然下降或断电将使单片机进入混乱状态，而在电源恢复之后，系统难于恢复正常，对此，可利用备用电源和掉电监测，在掉电之前启动CPU的掉电保护程序，将现场保护好，将有关外设作出妥善处理，并设立掉电标志后进入掉电保护工作状态。2.3.睡眠抗

49、干扰单片机进入睡眠状态时，CPU对三总线上的干扰不会作出反应，从而大大降低系统对干扰的敏感。系统在空闲时，将其进入睡眠模式不仅能降低功耗，还可使CPU受随机干扰的威胁降低。在大功率、大电流、大电压等系统中，在指令开启或关闭上述外设之操作后，迅速进入睡眠模式，可避免自己干扰自己。2.4.指令冗余当CPU受干扰后，往往将一些操作数作为指令码来执行，引起程序混乱，这时须让程序进入正轨，当程序被干扰弹飞至某一单指令上时，便会自动纳入正轨，被弹飞到二字节或三字节指令上时，因为有操作数，出错机会较大。因此应多采用单字节指令，并在关键处人为插入单指令NOP，在二字节或三字节指令前加入两条NOP，可避免其后指

50、令被拆散。为了不加入太多的冗余指令降低系统的效率，常在一些决定程序流向的指令前插入两条NOP，如跳转、中断、程序返回、判断等等语句。2.5.软件陷阱当弹飞的程序未进入程序区，未执行到冗余指令时，还可在程序中设立软件陷阱，专门用于捕获弹飞的程序，所谓的软件陷阱就是在两个NOP之后的一条引导指令，将捕获的程序引向一个指定地址，在那里有一段专门处理出错的程序。软件陷阱可安排在以下四种地方：未使用的中断向量区未使用的大片ROM空间表格的结尾程序区指令的断点处2.6.程序运行监控系统（watchdog）当程序弹飞进入一个死循环时，冗余指令和软件陷阱都无能为力，系统将完全瘫痪。为此程序中应设一个运行监视系

51、统（watchdog），应具有以下特征：a本身能独立工作，基本上不依赖CPU。bCPU在一段固定的时间内和该系统打一次交道，表明目前正常。c当CPU进入死循环时，能及时发觉并使系统复位。程序运行监视系统有硬件和软件两种类型，硬件类型可靠性较高。3系统的恢复以上各种措施只是解决了发现系统被干扰和捕捉失控的程序，如此是不够的，要让单片机根据被破坏现场中残留的信息，最大限度地恢复正常的工作，实现所谓的无扰动复位。系统的复位分为硬件复位和软件复位两种，通常称硬件复位为冷启动，软件复位为热启动，软件复位是使用抗干扰措施、软件陷阱和软件watchdog后必须作的工作，如果在软件复位过程中发现现场被破坏得过

52、于严重，采用软硬手段都无法正确恢复系统，只好转入硬件复位。3.1.软件复位的步骤组成关闭中断，重新设置堆栈。将所有I/O设备设置为安全状态，封锁I/O操作，避免事态恶化。对残留信息进行恢复，一般系统信息分为三种，系统状态信息、数据和参数，以及垃圾信息，恢复主要是对前面两种。系统在关键信息恢复了以后，对外围作了重新设置，补充新信息后，就可重新开始运行了。3.2.重要信息的恢复单片机所执行的控制，其控制信息都是以代码方式存放在RAM当中，但如果是简单放在那里，CPU读到时无法证明它是正确或是错误的，所以查错的实现必须依靠冗余编码为基础，一般分为代码冗余和时间冗余两种方式。如前述的数字滤波是时间冗余

53、的方法，对CPU的控制而言，一般采用的是三重冗余编码，三重冗余编码远远大于通讯传输中的编码冗余，大量空间代价的付出是为了最小时间的开销。三重冗余编码就是将每个重要的信息在三个互不相关的地址中重复存放，建立双重数据备份，如果系统受到干扰，就可以通过表决的方式恢复重要信息的原值，但三个存放地址中如果有两个被破坏，表决就会失败，所以三个地址尽可能各自独立，对于极为重要的信息可采用五重冗余，最重要的信息可采用七重冗余。3.3.系统状态的重入如果系统的信息得到全部的恢复，是否能满意恢复系统的运行呢？系统重入的难易程度取决于程序的结构风格，一般的顺序结构程序，重入性很差，而丛状结构程序，具有良好的重入性，

54、该种结构也可称为作业调度中心，它有非常高的抗干扰特性，在该结构程序中，所有的控制进程都被编码，每个进程中的动作也被编码，在作业调度中心中存放的进程编码和动作编码就构成了当前进程的指针。调度中心的各项内容可依系统重入精度的影响分为若干级，对调度中心进行加固时，可依不同级别采用不同的冗余度。在重入时，如遇到比较失败的数据，应根据该信息的特征，采取其它补救措施来恢复，如临时采集现场其它数据来帮助判断。一般而言，简单处理就是直接把失败的数据按初始值进行处理，复杂方案就是设计一个智能系统，通过对各种数据的相关分析以求正确恢复现场。4容错设计单片机系统的素质可分为两方面：硬件系统和软件系统，构成单片机系统

55、的各种芯片、电子元件、电路板、接插件等等的质量，电路设计的合理性、布线的合理性、工艺结构设计等决定了系统的硬件素质，任何一个部份出了问题都可能使系统出错。硬件容错设计研究如何提高系统硬件的可靠性，使其能长期正常工作。在设计硬件电路时，将有关的硬件检测电路设计进去，以便CPU能随时了解系统各部份是否工作正常，重要的执行机构必须配备监测电路。在可靠性压倒一切的场合，常常采用硬件冗余设计，如三套系统并行，经表决后再输出最后信息，或双机系统，一套投入正常运行，另一套备份系统处在热身准备状态，当运行出现故障时，备用系统投入运行，故障系统即可进行检修。系统素质的另一个方面是软件素质，软件理论指出，一个系统的软件是不可能没有错误的，而软件的容错设计可以帮助我们尽可能减少错误，使系统由于软件问