微电子工艺设计 - 副本

1、微电子工艺课程设计 一.摘要微电子工艺是继微电子器件物理、微电子器件工艺和半导体物理理论课之后开出的有关微电子器件和工艺知识的综合应用的课程，使我们系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识的必不可少的重要环节。 目的是使我们在熟悉晶体管基本理论和制造工艺的基础上，掌握晶体管的设计方法。要求我们根据给定的晶体管电学参数的设计指标，完成晶体管的纵向结构参数设计晶体管的图形结构设计材料参数的选取和设计制定实施工艺方案晶体管各参数的检测方法等设计过程的训练，为从事微电子器件设计、集成电路设计打下必要的基础。2 综述这次课程设计要求是：设计一个均匀掺杂的pnp型双极晶体管，使

2、T=346K时，=173。VCEO=18V，VCBO=90V，晶体管工作于小注入条件下，最大集电极电流为IC=15mA。设计时应尽量减小基区宽度调制效应的影响。要求我们先进行相关的计算，为工艺过程中的量进行计算。然后通过Silvaco-TCAD进行模拟。TCAD就是Technology Computer Aided Design，指半导体工艺模拟以及器件模拟工具，世界上商用的TCAD工具有Silvaco公司的Athena和Atlas，Synopsys公司的TSupprem和Medici以及ISE公司（已经被Synopsys公司收购）的Dios和Dessis 以及Crosslight Softw

3、are公司的Csuprem和APSYS。这次课程设计运用Silvaco-TCAD软件进行工艺模拟。通过具体的工艺设计，最后使工艺产出的PNP双极型晶体管满足所需要的条件。三PNP晶体管工艺数值计算1）各区掺杂浓度及相关参数的计算对于击穿电压较高的器件，在接近雪崩击穿时，集电结空间电荷区已扩展至均匀掺杂的外延层。因此，当集电结上的偏置电压接近击穿电压V时，集电结可用突变结近似，对于Si器件击穿电压为，集电区杂质浓度为：由于BVCBO=90所以Nc=5.824*1015cm-3一般的晶体管各区的浓度要满足NE>>NB>NC设NB=10NC;NE=100NB则：Nc=5.824*1

4、015cm-3；NB=5.824*1016cm-3；NE=5.824*1018cm-3根据室温下载流子迁移率与掺杂浓度的函数关系，得到少子迁移率：；根据公式可得少子的扩散系数：=0.03×1300=39=0.03×330=9.9=0.03×150=4.5根据掺杂浓度与电阻率的函数关系，可得到不同杂质浓度对应的电阻率： 根据少子寿命与掺杂浓度的函数关系，可得到各区的少子寿命： 根据公式得出少子的扩散长度：=2） 集电区厚度Wc的选择WC的最大值受串联电阻rcs的限制。增大集电区厚度会使串联电阻rcs增加，饱和压降VCES增大，因此WC的最大值受串联电阻限制。综合考虑

5、这两方面的因素，故选择WC=8m3）基区宽度WB基区宽度的最大值可按下式估计：取为4可得MAX4.31um可得MIN0.381*10-4由于，所以E-B耗尽区宽度（）可近视看作全部位于基区内，又由，得到大多数C-B耗尽区宽度（）位于集电区内。因为C-B结轻掺杂一侧的掺杂浓度比E-B结轻掺杂一侧的浓度低，所以。另外注意到是基区宽度，是基区中准中性基区宽度；也就是说，对于PNP晶体管，有：，所以基区宽度为，满足条件0.381um<<4.31um。其中和分别是位于N型区内的E-B和C-B耗尽区宽度，在BJT分析中指的就是准中性基区宽度。 3）扩散结深在晶体管的电学参数中，击穿电压与结深关

6、系最为密切，它随结深变浅，曲率半径减小而降低，因而为了提高击穿电压，要求扩散结深一些。但另一方面，结深却又受条宽限制，由于基区积累电荷增加，基区渡越时间增长，有效特征频率就下降，因此，通常选取：反射结结深为集电结结深为5）芯片厚度和质量本设计选用的是电阻率为的P型硅，晶向是<111>。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。同时扩散结深并不完全一致，在测量硅片厚度时也存在一定误差。因此在选取硅片厚度时必须留有一定的的余量。衬底厚度要选择适当，若太薄，则易碎，且不易加工；若太厚，则芯片热阻过大。因此，在工艺操作过程中，一般硅片的厚度都在300um以上，但最后要减薄到

7、150200um。硅片的质量指标主要是要求厚度均匀，电阻率符合要求，以及材料结构完整、缺陷少等。 6）基区相关参数的计算过程 A、预扩散时间PNP基区的磷预扩散的温度取1080，即1353K。单位面积杂质浓度：由上述表1可知磷在硅中有： 为了方便计算，取由公式 ，得出基区的预扩散时间： 氧化层厚度 氧化层厚度的最小值由预扩散（1353K）的时间t=964.84s来决定的，且服从余误差分布，并根据假设可求 ，由一些相关资料可查出磷（P）在温度1080时在中的扩散系数：考虑到生产实际情况，基区氧化层厚度取为6000。 基区再扩散的时间PNP基区的磷再扩散的温度这里取1200。由一些相关资料可查出磷

8、的扩散系数： 由于预扩散的结深很浅，可将它忽略，故，由再扩散结深公式：，而且 ， 故可整理为： 即经过化简得： 解得基区再扩散的时间： t=7560s=2.1h B、发射区相关参数的计算过程 预扩散时间 PNP发射区的硼预扩散的温度这里取950，即1223K。单位面积杂质浓度：由上述表1可知硼在硅中有： 为了方便计算，取由公式 ，得出发射区的预扩散时间： 氧化层厚度 氧化层厚度的最小值由预扩散（1353K）的时间t=1683s来决定的，且服从余误差分布，并根据假设可求 ，由一些相关资料可查出硼（B）在温度950时在中的扩散系数：考虑到生产实际情况，基区氧化层厚度取为7000。 发射区再扩散的时

9、间PNP基区的磷再扩散的温度这里取1170，即1443K，则 由于预扩散的结深很浅，可将它忽略，故，由再扩散结深公式：，而且 ， 故可整理为： 即经过化简得： 解得基区再扩散的时间： t=7200s=2.0h C、氧化时间的计算 基区氧化时间由前面得出基区氧化层厚度是6000，可以采用干氧湿氧干氧的工艺,将6000的氧化层的分配成如下的比例进行氧化工艺： 干氧：湿氧：干氧=1：4：1即先干氧1000（0.1um），再湿氧4000（0.4um），再干氧1000（0.1um）取干氧和湿氧的氧化温度为1200干氧氧化1000的氧化层厚度需要的时间为：湿氧氧化4000的氧化层厚度需要的时间为：所以，基

10、区总的氧化时间为： 发射区氧化时间由前面得出发射区氧化层厚度是7000，可以采用干氧湿氧干氧的工艺,将7000的氧化层的分配成如下的比例进行氧化工艺： 干氧：湿氧：干氧=1：5：1即先干氧1000（0.1um），再湿氧5000（0.5um），再干氧1000（0.1um）取干氧和湿氧的氧化温度为1200，由图7可得出：干氧氧化1000的氧化层厚度需要的时间为：湿氧氧化5000的氧化层厚度需要的时间为：所以，发射区总的氧化时间为：4 Silvaco-TCAD仿真5 体验与展望通过这次的课程设计学习，使我对PNP双极型晶体管我有了新的认识，我再这个设计过程中重新学习了关于晶体管从设计到制造的过程，通

11、过学习我认识到了自己的不足 。通过这次的课程设计，使我了解到工艺参数对器件的设计起到关键性的作用，同时也决定了器件功能的好坏。一开始的时候根本就不知道怎么做这个课程设计，不知道从何入手，只能乖乖地看一下书本来帮助自己来完成这个设计。这次课程设计然我了解到了各个参数与工艺在设计生产中的大概要求，同时了解到了整个工艺的流程，通过这次学习我学会了很多，知道了自己的不足，只是学习了知识没有学会如何运用自己的知识，而且知识学习的不牢固，开始的时候什么都忘了，学习了几天后才回忆起来，同时只知道了知识是什么，不知道怎么用，在参数的选择上开始的时候选的不好到了后面老是出错，问题也很多，后来修改了一些内容才完成了课题，所以以后的学习中要不但学习