第9章时序逻辑电路

1、第9章时序逻辑电路-复习要点基本概念：基本RS触发器、同步RS触发器、JK触发器和D触发器的逻辑符号和逻辑功能，是学习本章的重点。双稳态、CP脉冲、前沿触发和后沿触发，符号中的区别。应掌握寄存器和计数器的分析方法和要点。分析依据和方法：以触发器为基础，找出每个触发器之间的CP关系，确定是前沿还是后沿，在画输出波形时，找准跳变的关键点，直到下个脉冲出现。难点：同步计数器的分析本章基础内容，应记熟。触发器名称触发器电路状态真值表基本RS触发器RDSDQ说明010复位101置位11保持记忆功能00不确定应禁止同步RS触发器RSQn+1说明00Qn保持100输出为0011输出为110×应禁止

2、JK触发器JKQn+1说明00Qn输出状态不变010输出为0101输出为111输出状态翻转D触发器DQn+1说明00输出状态与D端相同11一、填空题1.在数字电路中，门电路是最基本的逻辑元件之一，它的应用极为广泛。 基本逻辑门电路有 与门 、 或门 和 非门 。2.门电路的输入和输出信号都是用电位的高低来表示的，而电位的高低则用1和0两种状态来区别。若规定高电位为1，低电位为0，则称为 正逻辑 系统。3.在与门电路中，输入端为A、B、C，输出端为Y，则输入和输出的表达式为： Y=A.B.C 。4.在或门电路中，输入端为A、B、C，输出端为Y，则输入和输出的表达式为： Y=A+B+C 。5.在与

3、非门电路中，输入端为A、B、C，输出端为Y，则输入和输出的表达式为： 。6.在或非门电路中，输入端为A、B、C，输出端为Y，则输入和输出的表达式为： 。7.在与门电路中，其逻辑功能为输入端全为高电位，则输出端为： 高电位 。8.在或门电路中，其逻辑功能为输入端全为高电位，则输出端为： 高电位 。9.在与非门电路中，其逻辑功能为输入端全为高电位，则输出端为： 低电位 。10.在或非门电路中，输入端全为高电位时，则输出端为： 低电位 。11.在与门电路中，输入端全为低电位时，则输出端为： 低电位 。12.在或门电路中，输入端全为低电位时，则输出端为： 低电位 。13.在与非门电路中，输入端全为低电

4、位时，则输出端为： 高电位 。14.在或非门电路中，输入端全为低电位时，则输出端为： 高电位 。15.设有两输入端A、B的或门，如果A=0，则门的输出端应为 B ，如果B=1，则门的输出端应为 1 。16.设有两输入端A、B的与非门，如果A=0，则门的输出端应为 1 ，如果B=1，则门的输出端应为 。17.设有两输入端A、B的或非门，如果A=0，则门的输出端应为 ，如果B=1，则门的输出端应为 0 。18.设有两个输入端A、B的与门，如果A=0，则门的输出端应为 0 ，如果B=1，则门的输出端应为 A 。二、绘图题1.假设下列各图所示各触发器的初始状态为，试画出在CP脉冲作用下端的波形。答案:

5、2.假设下列各图所示各触发器的初始状态为，试画出在CP脉冲作用下端的波形。答案:3.假设下列各图所示各TTL触发器的初始状态为，试画出在CP脉冲作用下端的波形。答案:4.假设下列各图所示各TTL触发器的初始状态为，试画出在CP脉冲作用下端的波形。答案:5.假设下列各图所示各TTL触发器的初始状态为，试画出在CP脉冲作用下端的波形。答案:6.假设下列各图所示各TTL触发器的初始状态为，试画出在CP脉冲作用下端的波形。答案:7.已知TTL主从JK触发器输入端J、K及时钟脉冲CP波形如图所示。请画出输出端的相应波形。设触发器初态为。答案:8.已知TTL主从KJ触发器输入端J、K及时钟脉冲CP波形如图

6、所示。请画出输出端的相应波形。设触发器初态为。答案:9.已知某(TTL)JK触发器输入端J、K及时钟脉冲CP波形如图所示。请画出输出端的相应波形。设触发器初态为。答案:10.已知某(TTL)JK触发器输入端J、K及时钟脉冲CP波形如图所示。请画出输出端的相应波形。设触发器初态为。答案:11.画出如图（）所示触发器端的波形图。已知输入波形如图（）所示。端初态为。答案:12.画出如图（）所示触发器端的波形图。已知输入波形如图（）所示。端初态为。答案:13. 已知计数器电路及其各级的输出波形如下图所示，请指出：、计数器是前沿触发还是后沿触发？、是同步还是异步计数电路。、是几进制计数电路？答案:、计数

7、器是前沿触发；、它是异步计数器；、它是一位四进制或二位二进制计数器。14.如图所示电路是由触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）答案:此电路为：三位二进制（或一位八进制）异步加法计数器，其波形如下。16.如图所示电路是由触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）答案:此电路为：三位二进制（或一位八进制）异步减法计数器，其波形如下。17.如图所示电路是由触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）答案:此电路为：三位二进制（或一位八进制）异步减法

8、计数器，其波形如下。18.如图所示电路是由触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）答案:此电路为：三位二进制（或一位八进制）异步加法计数器，其波形如下。19.如图所示电路是由JK触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）答案:此电路为：三位二进制（或一位八进制）异步减法计数器，其波形如下。20.如图所示电路是由JK触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）答案:此电路为：三位二进制（或一位八进制）异步加法计数器，其波形如下。21.如图所示电路是

9、由JK触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）答案:此电路为：三位二进制（或一位八进制）异步加法计数器，其波形如下。22.如图所示电路是由JK触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）答案:此电路为：三位二进制（或一位八进制）异步减法计数器，其波形如下。23. 由TTL触发器构成的电路如图所示：判断电路的逻辑功能；试画出Q0、Q1的波形图（设初始状态为00）。答案:由电路可知，J0=Q1，J1=，可画出Q0、Q1的波形如图所示。此电路为同步三进制数器。24. 由TTL触发器构成的电路如图所示：判断电路的逻辑功能；试画出Q0、Q1的波形图（设初始状态为00）。答案:由电路可知，J0=Q1，J1=，可画出Q0、Q1的波形如图所示。此电路为同步三进制数器。25.由TTL触发器构成的电路及输入信号波形如图所示, 画出Q0、Q1的波形图。（设各触发器的初始状态为） 答案:26.由TTL触发器构成的电路及输入