2021年新版本科生计算机组成原理题库期末试卷及答案重点资料

1、本科生期末试卷十八本科生期末试卷十八一、一、选取题（每小题选取题（每小题 1 1 分，共分，共 1010 分）分）1 下列数中最小数是_。a.（100101）2b.（50）8c.（100010）bcdd.（625）162 _表达法重要用于表达浮点数中阶码。a.原码b.补码c.反码d.移码3 x补=1.x1x2x3x4，当满足_时，x -1/2 成立。a.x1=1，x2x4至少有一种为 1b.x1=1，x2x4任意c.x1=0，x2x4至少有一种为 1d.x1=0，x2x4任意4 主存储器是计算机系统中记忆设备，它重要用来_。a.存储数据b.存储程序c.存储微程序d.存储数据和程序5 如下四种类

2、型指令中，执行时间最长是_。a.rr 型指令b.rs 型指令c.ss 型指令d.程序控制指令6 单地址指令为了完毕两个数算术运算，除地址指明一种操作数外，另一种操作数常采用_寻址方式。a.堆栈b.及时c.隐含d.间接7 在如下描述流水 cpu 基本概念中，对的表述是_。a.流水 cpu 是以空间并行性为原理构造解决器b.流水 cpu 一定是 risc 机器c.流水 cpu 一定是多媒体 cpud.流水 cpu 是以时间并行性为原理构造解决器8 在如下描述 pci 总线基本概念中，对的表述是_。a.pci 总线是一种与解决器无关高速外围总线b.pci 总线基本传播机制是猝发式传送c.pci 设备

3、一定是主设备d.系统中只容许有一条pci 总线9 下述 i/o 控制方式中，_重要由程序实现。a.ppu 方式b.中断方式c.dma 方式d.通道方式10. 串行 i/o 原则接口 ieee1394 高速特性适合于新型高速硬盘和多媒体数据传送它数据传送率可以是-。a.100 兆位/秒b.200 兆位/秒c.400 兆位/秒d.300 兆位/秒二、二、填空题（每小题填空题（每小题 3 3 分，共分，共 1515 分）分）1 cache 是一种 a_存储器， 是为理解决 cpu 和 b_之间 c_上不匹配而采用一项重要硬件技术。2当今cpu 芯片除了涉及定点运算器、操作控制器外，还涉及a_、b_运

4、算器和 c_管理部件。3 按照总线仲裁电路 a_不同， 总线仲裁有 b_仲裁和 c_仲裁两种方式。4dma 和 cpu 分时使用内存三种方式是：a_，b_，c_。5中断解决需要有中断a_，中断 b_产生，中断 c_等硬件支持。三、三、 （9 9 分）分）设机器字长 16 位，定点表达，尾数 15 位，数符 1 位，问：（1）定点原码整数表达时，最大正数是多少？最小负数是多少？（2）定点原码小数表达时，最大正数是多少？最小负数是多少？四、四、 （9 9 分）分）某加法器进位链信号为 c 、c 、c432、 、1c ，最低位来进位信号为 c0.请分别按下述两种方式写出 c4、c3、c2、（1）串行

5、进位方式 （2）并行进位方式、c1逻辑表达式，五、五、 （1010 分）分）某机器中，已知配有一种地址空间为(00001fff)16rom 区域，当前用一种 sram 芯片（8k8 位）形成一种 16k16 位 rom 区域，起始地址为（）16。假设 sram芯片有 cs 和 we 控制端， cpu 地址总线 a15a0， 数据总线为 d15d0， 控制信号为 r /w（读 / 写） ，mreq（当存储器读或写时，该信号批示地址总线上地址是有效） 。规定：（1）满足已知条件存储器，画出地址译码方案。（2）画出 rom 与 ram 同 cpu 连接图。六、六、 （9 9 分）分）在流水 cpu

6、中，将一条指令从取指到执行结束任务分割为一系列子任务，并使各子任务在流水线各个过程段并发地执行， 从而使流水 cpu 具备更强大数据吞吐能力。 请用时空图法证明这个结论对的性。七、七、 （9 9 分）分）画出 pci 总线构造框图，并阐明“桥”功能。八、八、 （1010 分）分）图 b18.1 所示系统采用多级优先中断构造，它规定cpu 在执行完当前指令时转而对中断祈求进行服务。设备a 连接于最高优先级，设备b 次之，设备 c 又次之。irq为中断祈求信号，int 为 cpu 发出中断响应信号。现假设： tdc为硬件中断周期时间；ta，tb，tc分别为设备 a，b，c 服务程序执行时间；ts，

7、tr为保存现场和恢复现场合需时间。请问：这种中断构造在什么状况下达到中断饱和？intcintb主存cpuirqcirqbi/o 接口设备c设备b设备 a图图 b18.1b18.1九、九、 （9 9 分）分）cdrom 光盘外缘有 5mm 宽范畴因记录数据困难，普通不使用。故原则播放时间为 60 分钟。请计算模式 1 和模式 2 状况下，光盘存储容量是多少？十、十、 （1010 分）分）图 b18.2 是分布式仲裁器逻辑构造图，试分析其工作原理。ab7abi。仲裁总线。竞争。w7cn7。wicni。w0cn0。cn7设备竞争号设备竞争号接其她设备图 b18.2本科生期末试卷十八答案本科生期末试卷

8、十八答案一、一、选取题选取题1b2d3a4d5c6c7d8a,b9b10a ,b，c二、二、填空题填空题1a高速缓冲b主存c速度2 acacheb浮点c存储3 a位置b集中式c分布式4 a停止 cpu 访问内存b 周期挪用cdma 和 cpu 交替访内5a优先级仲裁b向量c控制逻辑 ；三、三、解： 定点原码整数表达最大正数数值 = （215 1）10 = （+32767）10最小负数数值 = -（215 1 ）10 = （- 32767）10定点原码小数表达最大正数值 = （ + 0.1111）2= （1 2-15）10最小负数值 = （ - 0.1111）2= -（1 - 2-15）1001

9、111111111111111111111111111111四、四、（1）串行进位方式：c1 = g1 + p1 c0其中： g1 = a1 b1，p1 = a1b1c2 = g2 + p2 c1g2 = a2 b2，p2 = a2b2c3 = g3 + p3 c2g3= a3 b3， p3 = a3b3c4 = g4 + p4 c3g4 = a4 b4， p4 = a4b4(2) 并行进位方式：c1 = g1 + p1 c0c2 = g2 + p2 g1 + p2 p1c0c3 = g3 + p3 g2 + p3 p2 g1 + p3 p2p1c0c4 = g4 + p4 g3 + p4 p

10、3 g2 + p4p3 p2 g1 + p4p3 p2p1c0其中 g1g4，p1p4表达式与串行进位方式相似。五、五、解 ：存储器地址空间分布如图b18.2 所示，分三组，每组 8k16 位。由此可得存储器方案要点如下：（1）组内地址 ：a12a0（a0为低位） ；（2）组号译码使用 2 ：4 译码器；（3）ram1，ram2各用两片 sram 芯片位进行并联连接， 其中一片构成高 8位，另一片构成低 8 位。（4）用 mreq 作为 2 ：4 译码器使能控制端，该信号低电平（有效）时，译码器工作。（5）cpur / w 信 号与sramwe端连接， 当r / w = 1时存储器执行读操作，

11、当r / w = 0时，存储器执行写操作。如图b18.3图图 b18.2b18.2cpucpu图图 b18.3b18.3六、六、解 ：假设指令周期包括四个子过程：取指令（ if） 、指令译码（id） 、进行运算（ ex） 、成果写回（wb） ，每个子过程称为过程段（si） ，这样，一种流水线由一系列串连过程段构成。如图(a)所示。在统一时钟信号控制下，数据从一种过程段流向相邻过程段。s1s2s3s4入出(a)(a)流水过程段流水过程段ifidexwb(b)(b)非流水非流水 cpucpu 时空图时空图(c)(c)流水流水 cpucpu 时空图时空图图图 b18.4b18.4图 b18.4（b）

12、表达非流水 cpu 时空图。由于上一条指令四个子过程所有执行完毕后才干开始下一条指令，因而每隔4 个单位时间才有一种输出成果，即一条指令执行结束。图 b18.4（c）表达流水 cpu 时空图。由于上一条指令与下一条指令四个过程在时间上可以重叠执行，因而， 当流水线满载时，每一种单位时间就可以输出一种成果， 即执行一条指令。比较后发现： 流水 cpu 在八个单位时间中执行了5 条指令， 而非流水 cpu 仅执行了 2条指令，因而流水 cpu 具备更强大数据吞吐能力。七、解：七、解：pci 总线构造框图如图 b18.5 所示：图图 b18.5b18.5pci 总线有三种桥，即host / pci

13、桥（简称host 桥） ，pci / pci 桥，pci / lagacy桥。在 pci 总线体系构造中，桥起着重要作用：（1）它连接两条总线，使总线间互相通信。（2）桥是一种总线转换部件，可以把一条总线地址空间映射到另一条总线地址空间上，从而使系统中任意一种总线主设备都能看到同样一份地址表。（3）运用桥可以实现总线间猝发式传送。八、八、解：假设主存工作周期为tm，执行一条指令时间也设为tm。则中断解决过程和各时间段如图 b18.6 所示。当三个设备同步发出中断祈求时，依次解决设备 a、b、c 时间如下：ta = 2tm + tdc + ts + ta + trtb = 2tm + tdc +

14、 ts + tb + trtc = 2tm + tdc + ts + tc + tr达到中断饱和时间为： t = ta+ tb+ tc中断极限频率为：f = 1 / t图图 b18.6b18.6九、九、解：扇区总数 = 60 60 75 = 270000（扇区）模式 1 存储计算机程序和数据，其存储容量为 270000 2048 / 1024 / 1024 = 527mb模式 2 存储声音、图象等多媒体数据，其存储容量为 270000 2336 / 1024 / 1024 = 601mb十、十、解：1） 所有参加本次竞争各主设备将其竞争号cn 取反后打到 ab 线上，以实现“线或”逻辑。ab 线上低电平表达至少有一种主设备cni为 1，ab 线上高电平表达所有主设备cni为 0；2） 竞争时 cn 与 ab 逐位比较，从最高位（b7）到最低位（b0）以一维菊花链方式进