时序逻辑电路的分析与设计ppt课件

1、16 . 6 . 时序逻辑电路的分析与设计时序逻辑电路的分析与设计6.1 时序逻辑电路的根本概念时序逻辑电路的根本概念6.2 同步同步 时序逻辑电路的分析时序逻辑电路的分析6.3 同步同步 时序逻辑电路的设计时序逻辑电路的设计6.4 异步异步 时序逻辑电路的分析时序逻辑电路的分析6.5 假设干典型的时序逻辑集成电路假设干典型的时序逻辑集成电路6.6 时序逻辑可编程逻辑器件时序逻辑可编程逻辑器件12教学根本要求教学根本要求2、熟练掌握时序逻辑电路的分析方法、熟练掌握时序逻辑电路的分析方法1、熟练掌握时序逻辑电路的描画方式及其相互转换。、熟练掌握时序逻辑电路的描画方式及其相互转换。3、熟练掌握时序

2、逻辑电路的设计方法、熟练掌握时序逻辑电路的设计方法4、熟练掌握典型时序逻辑电路计数器、存放器、移位、熟练掌握典型时序逻辑电路计数器、存放器、移位存放器的逻辑功能及其运用。存放器的逻辑功能及其运用。5、正确了解时序可编程器件的原理及其运用。、正确了解时序可编程器件的原理及其运用。236.1 6.1 时序逻辑电路的根本概念时序逻辑电路的根本概念6.1.1 时序逻辑电路的模型与分类时序逻辑电路的模型与分类6.1.2 时序电路逻辑功能的表达时序电路逻辑功能的表达34 6.1.1 时序逻辑电路的模型与分类 时序电路由组合电路和存储电路两部分组成，并构成反响回路。它是一种在任何时辰输出不仅取决于该电路的输

3、入，而且还与电路过去输入有关的逻辑电路。 时序电路具有以下两个特点： 1. 时序电路中的存储电路通常由触发器组 成，具有记忆过去输入信号的才干。 2.存储电路的输出反响到时序电路的输入端，同输入信号共同决议组合电路的输出。 45时序逻辑电路的模型时序逻辑电路的模型k E CP m 组组合合电电路路 I O 存存储储电电路路 S i j * *电路由组合电路和存储电路组成。电路由组合电路和存储电路组成。 * *电路存在反响。电路存在反响。 构造特征构造特征: : 外部输出外部输出输出输出内部输出内部输出鼓励鼓励内部输入内部输入形状形状外部输入外部输入输入输入56 组合逻辑部分用来产生电路的输出和

4、组合逻辑部分用来产生电路的输出和“鼓励鼓励；存储元件；存储元件那么用来记忆电路以前时辰的输入情况，并用那么用来记忆电路以前时辰的输入情况，并用“形状形状 表征。表征。时钟信号起同步作用。时钟信号起同步作用。 “ “形状形状是同步时序电路的一个重要概念，它表示时序电是同步时序电路的一个重要概念，它表示时序电路的过去属性。并且，常称电路当前形状为现态，用路的过去属性。并且，常称电路当前形状为现态，用 或或 表示表示右上标可省右上标可省，将改动后的形状称为次态，用，将改动后的形状称为次态，用 或或 表示。表示。 由此可见，同步时序电路的输出不仅与当时的输入有关，由此可见，同步时序电路的输出不仅与当时

5、的输入有关，而且与过去的输入情况而且与过去的输入情况即现态即现态有关。有关。组合电路和时序电路的主要区别组合电路和时序电路的主要区别)(nQ区别项区别项组合电路组合电路时序电路时序电路电路特性电路特性输出仅与当前输入有关输出仅与当前输入有关输出与当前输入和现态有关输出与当前输入和现态有关电路构造电路构造不含存储元件不含存储元件含存储元件含存储元件函数描画函数描画用输出函数描画用输出函数描画用输出函数和鼓励函数描画用输出函数和鼓励函数描画)1( nQ1nQnQ67输出方程输出方程: Of1(I，S) 鼓励方程鼓励方程: Ef2(I，S) 形状方程形状方程 : Sn+1f3(E，Sn) 表达输出信

6、号与输入信号、形状变量的关系式表达输出信号与输入信号、形状变量的关系式表达鼓励信号与输入信号、形状变量的关系式表达鼓励信号与输入信号、形状变量的关系式表达存储电路从现态到次态的转换关系式表达存储电路从现态到次态的转换关系式鼓励鼓励输出输出形状形状输入输入k E CP m 组组合合电电路路 I O 存存储储电电路路 S i j 78 时序电路可从不同的角度进展分类：时序电路可从不同的角度进展分类： 1. 假设按电路中形状改动的方式来分，可分为：假设按电路中形状改动的方式来分，可分为： 同步时序电路：有一致的时钟脉冲，只需在时钟脉冲作用下，时序电路的形状才干发生同步时序电路：有一致的时钟脉冲，只需

7、在时钟脉冲作用下，时序电路的形状才干发生改动，时钟脉冲起着同步的作用。即存储电路里一切触发器有一个一致的时钟源，它改动，时钟脉冲起着同步的作用。即存储电路里一切触发器有一个一致的时钟源，它们的形状在同一时辰更新。们的形状在同一时辰更新。 异步时序电路：无一致的时钟脉冲或没有时钟脉冲，任何输入信号的变化都能够引起电异步时序电路：无一致的时钟脉冲或没有时钟脉冲，任何输入信号的变化都能够引起电路形状的改动。即电路的形状更新不是同时发生的。路形状的改动。即电路的形状更新不是同时发生的。 2. 假设按时序电路中输出变量和输入变量之间的关系来分，可分为：假设按时序电路中输出变量和输入变量之间的关系来分，可

8、分为： Mealy米利米利型：输出是输入与现态的函数。型：输出是输入与现态的函数。 Moore穆尔穆尔型：输出仅与电路的现态有关。型：输出仅与电路的现态有关。 Moore型电路的特殊情况是无外部输出，而此时，电路的形状可看作是电路的输出。型电路的特殊情况是无外部输出，而此时，电路的形状可看作是电路的输出。89米利型和穆尔型时序电路米利型和穆尔型时序电路 组组合合电电路路 I O 存存储储电电路路 E S i j k m 组组合合电电路路 CP 或或 CP 电路的输出是输入变量电路的输出是输入变量A及触发器输出及触发器输出Q1、 Q0 的函数，的函数，这类时序电路亦称为米利型电路这类时序电路亦称

9、为米利型电路 米利型电路米利型电路910 组组合合电电路路 I O 存储电路存储电路 E S i j k m CP 或 CP 组组合合电电路路 电路输出仅仅取决于各触发器的形状，而不受电路当时的输入电路输出仅仅取决于各触发器的形状，而不受电路当时的输入信号影响或没有输入变量，这类电路称为穆尔型电路信号影响或没有输入变量，这类电路称为穆尔型电路 。穆尔型电路穆尔型电路 1011 组合电路的逻辑功能可以用输出方程组合电路的逻辑功能可以用输出方程表达式表达式、真值表、真值表和波形图来表达。和波形图来表达。 时序电路的逻辑功能可以用逻辑方程组、形状表、形时序电路的逻辑功能可以用逻辑方程组、形状表、形状

10、图和时序图来表达。逻辑方程组包括：输出方程组、鼓励方状图和时序图来表达。逻辑方程组包括：输出方程组、鼓励方程组、形状方程组。程组、形状方程组。 三组方程、形状表和形状图之间可直接实现相互转换。三组方程、形状表和形状图之间可直接实现相互转换。且根据其中的恣意一种表达方式，都可以画出时序图。且根据其中的恣意一种表达方式，都可以画出时序图。 从实际上讲，有了输出方程组、鼓励方程组和形状方从实际上讲，有了输出方程组、鼓励方程组和形状方程组，时序电路的逻辑功能就可以被独一地确定了。但实践上程组，时序电路的逻辑功能就可以被独一地确定了。但实践上仅从这三组方程还不易判别其逻辑功能。尤其是在设计时序电仅从这三

11、组方程还不易判别其逻辑功能。尤其是在设计时序电路时，往往很难根据给出的逻辑需求直接写出这三组方程。因路时，往往很难根据给出的逻辑需求直接写出这三组方程。因此，还需求用能直观反映电路形状变化序列全过程的形状表和此，还需求用能直观反映电路形状变化序列全过程的形状表和形状图来协助。形状图来协助。 6.1.2 6.1.2 时序电路功能的表达方法时序电路功能的表达方法1112 时序电路的输入、输出、现态以及次态之间的时序电路的输入、输出、现态以及次态之间的关系可用形状表和形状图来描画。关系可用形状表和形状图来描画。 1.1.形状表形状表形状转移表形状转移表 是以表格的方式来描画同步时序电路的逻辑功是以表

12、格的方式来描画同步时序电路的逻辑功能。类似于组合电路中的真值表。又可分为：能。类似于组合电路中的真值表。又可分为： MealyMealy型电路形状表型电路形状表 MooreMoore型电路形状表型电路形状表1213MealyMealy型电路形状表型电路形状表 其格式如下：其格式如下：次态/输出输入xy次态/输出X=0X=1AD/0C/1BB/1A/0CB/1D/0DA/0B/1现态现态zyn)1(现态现态yzyn)1(某电路的形状表某电路的形状表zyn)1(1314 表格左边列出现态；右边的顶部列出电路输入X的全部组合；表格的内部那么列出对应不同输入组合和现态下的次态 及输出Z。 该表读作：处

13、于形状y的同步时序电路，当输入为X时，在时钟脉冲作用下，电路进入次态 且输出为Z。 如：某时序电路有一个输入X，一个输出Z，两个形状变量y2 和y1。电路输入的全部组合共有两个“0和“1。电路的全部形状共有四个，即 y2 y1 = 00 记为A y2 y1 = 01 记为B y2 y1 = 10 记为C y2 y1 = 11 记为D并且该电路的形状表如前页所示。 从形状表中可知：假设电路的初始形状为A，当输入X = 1 时，在时钟脉冲的作用下，电路将进入次态C，且输出Z = 1。假设输入X 又由1变为0，那么在时钟脉冲到来时，电路的次态变为B，且输出Z为1。 进一步讨论。)1( ny)1( n

14、y1415 假设电路的输入序列为：X：1 0 1 0 0 1 1 0初态为A那么与每个输入信号对应的形状转换及输出呼应序列如下：时钟脉冲： 1 2 3 4 5 6 7 8输入序列X： 1 0 1 0 0 1 1 0形状转 y： A C B A D A C D换序列 ： C B A D A C D A 输出呼应序列Z：1 1 0 0 0 1 0 0注： 电路的现态和次态是针对某一时辰而言的，且该时辰的次态即为下一时辰的现态。 假设电路的初态不同，那么虽然输入序列一样，形状转换序列和输出呼应序列也将不同。)1( ny1516现态次态输出输出xyz)1( ny 且读作：处于形状y的同步时序电路，输出

15、为Z；当输入为X时，在时钟脉冲作用下，电路进入 次态。 注：Moore型电路的当前输出由现态确定。)1( nyMooreMoore型电路形状表型电路形状表 由于由于MooreMoore型电路的输出仅与现态有关。即不论输入如型电路的输出仅与现态有关。即不论输入如何变化，对一个给定的现态，总有一样的输出。故将输出何变化，对一个给定的现态，总有一样的输出。故将输出单独作为一列。其形状表格式如下：单独作为一列。其形状表格式如下：1617如：某如：某MooreMoore型电路的形状表如右型电路的形状表如右所示：所示： 当电路处于态时，电路输出当电路处于态时，电路输出为；假设为；假设 = 1= 1输入输入

16、，那么，那么在脉冲到来时，电路进入形状，在脉冲到来时，电路进入形状，此时，电路的输出为；假设此时，电路的输出为；假设那么电路将进入形状。此时电那么电路将进入形状。此时电路的输出路的输出在形状在形状为。为。现态y次态输出X=0X=1ACB0BBC1CBA0)1( ny设电路的初态为，输入序列为：设电路的初态为，输入序列为：那么与每个输入信号对应的形状转换和输出呼应序列如下：那么与每个输入信号对应的形状转换和输出呼应序列如下：时钟脉冲：时钟脉冲： 输入序列：输入序列： y y： 形状转换形状转换 ： 序列序列输出序列：输出序列： 结论：结论： 只需给定形状表及电路的初始形状，便可求出在输入序列作用

17、下电路只需给定形状表及电路的初始形状，便可求出在输入序列作用下电路的输出呼应序列和形状转换序列。的输出呼应序列和形状转换序列。)1( ny初始形状初始形状1718形状图形状图形状转换图形状转换图 它是用图形对时序电路进展描画。是一种反映同它是用图形对时序电路进展描画。是一种反映同步时序电路形状转换规律及相应输入、输出取值关系步时序电路形状转换规律及相应输入、输出取值关系的有向图。在图中可见形状的转换方向和条件。也可的有向图。在图中可见形状的转换方向和条件。也可分为：分为：MealyMealy型型MooreMoore型型 两种。两种。1819 每一个形状用一个圆圈来代表，圈内用字母或数字表示该形

18、状的称号，用还箭头的直线或弧线表示形状转换关系，并将引起这一转换的输入条件X以及在该输入和现态下的相应输出标注在有向线段的旁边，箭头的起点表示现态，终点表示次态。如：MealyMealy型形状图，其方式如下所示：型形状图，其方式如下所示：)1( nyyx/z输入条件输入条件 输出输出现态现态 次态次态ABDC0/00/01/01/00/11/11/10/1某某MEALYMEALY型电路型电路的形状图的形状图由左图可知：由左图可知：假设电路处于假设电路处于形状形状B B，那么当，那么当输入输入X = 1 X = 1 时，时，电路输出电路输出Z = 0Z = 0。1920MooreMoore型形状

19、图型形状图 与与MealyMealy型类似，图中用圆圈表示电路的型类似，图中用圆圈表示电路的形状，衔接圆圈的有向线段表示形状的转换关形状，衔接圆圈的有向线段表示形状的转换关系，引起形状转换的输入条件系，引起形状转换的输入条件X X标注在有向线标注在有向线段旁边，但电路的输出标注在形状圈内。如下段旁边，但电路的输出标注在形状圈内。如下所示：所示： x x zyzyn)1( 现态现态 次态次态 Moore Moore 型形状图方式型形状图方式输出输出2021如：某如：某Moore Moore 型形状图为型形状图为 从形状图可看出，当电路处于从形状图可看出，当电路处于A A时，电路输出为时，电路输出

20、为0 0，此时此时假设输入为假设输入为0 0，那么电路将由，那么电路将由A A形状转换到形状形状转换到形状C C，且新的输，且新的输出值出值为为0 0；假设输入为；假设输入为1 1，那么电路形状将由，那么电路形状将由A A转换至转换至B B，且新的输，且新的输出出值为值为1 1。结论：结论： 用形状图描画同步时序电路的逻辑功能直观、笼统。用形状图描画同步时序电路的逻辑功能直观、笼统。它与形状表一样，是分析和设计同步时序电路的重要工具。它与形状表一样，是分析和设计同步时序电路的重要工具。A/0C/0B/11010102122同一时序电路的形状图与形状表可相互转换。如：同一时序电路的形状图与形状表

21、可相互转换。如：形状图与形状表的转换关系形状图与形状表的转换关系现态次态/输出x=0X=1AB/1C/0BB/0A/1CA/0C/0ACB0/11/10/01/00/01/02223 1D C1 & 1 & D0 Q0 FF0 Q0 & 1 1D C1 D1 Q1 FF1 Q1 Y A CP 输出方程输出方程A)QQ(Y10 A)QQ(D100 AQD01 鼓励方程组鼓励方程组 A)QQ(Qnnn1010 AQQnn011 形状方程组形状方程组DQn 111. 1. 逻辑方程组逻辑方程组例：例：下面经过实例来讨论时序电路逻辑功能的四种表达方法。下面经过实例来讨论时序电路

22、逻辑功能的四种表达方法。2324形状转换真值表形状转换真值表100010001100000000nQ1nQ011nQ10nQYA010100011100010111011101001110输出方程输出方程AQQY)(10A)QQ(Qnnn1010 AQQnn011 形状方程组形状方程组(1) 根据方程组列出形状转换真值表根据方程组列出形状转换真值表24252将形状转换真值表转换为形状表将形状转换真值表转换为形状表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1形状表形状表nnQQ01YQQnn/1011A=1A

23、=0形状转换真值表形状转换真值表010100011100010111011101001110100010001100000000nQ1nQ011nQ10nQYA2526形状表形状表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1nnQQ01YQQnn/1011A=1A=0 10 11 00 01 0/0 1/0 0/1 10 11 00 01 1/0 0/11/00/11/0(3)根据形状表画出形状图根据形状表画出形状图形状图形状图2627 CP A Q0 Q1 Y 4根据形状表画出时序图根据形状表画出时序图波

24、形图波形图 时序逻辑电路的四种描画方式是可以相互转换的。时序逻辑电路的四种描画方式是可以相互转换的。形状表形状表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1nnQQ01YQQnn/1011A=1A=0波形图波形图从波形图可以看出从波形图可以看出: :输出输出Y Y不受时钟脉冲的影响。不受时钟脉冲的影响。27286.2 时序逻辑电路的分析时序逻辑电路的分析6.2.1 分析同步时序逻辑电路的普通步骤分析同步时序逻辑电路的普通步骤6.2.2 同步时序逻辑电路分析举例同步时序逻辑电路分析举例2829时序逻辑电路分析

25、的义务：时序逻辑电路分析的义务：分析时序逻辑电路在输入信号的作用下，其形状和输出信号变化的规律，进而确定电路的逻辑功能。6.2 时序逻辑电路的分析时序逻辑电路的分析 时序电路的逻辑功能是由其形状和输出信号的变化的规律呈现出来的。所以,分析过程主要是列出电路形状表或画出形状图、任务波形图。分析过程的主要表现方式分析过程的主要表现方式:29306.2.1 分析同步时序逻辑电路的普通步骤分析同步时序逻辑电路的普通步骤:1.了解电路的组成；了解电路的组成；电路的输入、输出信号、触发器的类型等。电路的输入、输出信号、触发器的类型等。 .确定电路的逻辑功能。确定电路的逻辑功能。3.列出形状转换表或画出形状

26、图和波形图；列出形状转换表或画出形状图和波形图； 2. 根据给定的时序电路图根据给定的时序电路图,写出以下各逻辑方程式：写出以下各逻辑方程式：() 输出方程；输出方程； () 各触发器的鼓励方程各触发器的鼓励方程;3形状方程形状方程: 将每个触发器的驱动方程代入其特性将每个触发器的驱动方程代入其特性方程得形状方程。方程得形状方程。3031例例1 1 试分析如下图时序电路的逻辑功能。试分析如下图时序电路的逻辑功能。6.2.2 同步时序逻辑电路分析举例同步时序逻辑电路分析举例 T0 Q0 Q0 A CP 1T C1 T1 Q1 Q1 1T C1 & FF0 FF1 Y & G1 G

27、2 电路是由两个电路是由两个T 触发器组成的同步时序电路。触发器组成的同步时序电路。 解：解：(1)(1)了解电路组成。了解电路组成。3132(2) 根据电路列出三个方程组根据电路列出三个方程组鼓励方程组鼓励方程组:T0=A T1=AQ0 输出方程组输出方程组: Y=AQ1Q0 将鼓励方程组代入将鼓励方程组代入T触发器的特性方程得形状方程组触发器的特性方程得形状方程组:nnnnQTQTQTQ 1nnnnnQ)AQ(QQAQ1011010 T0 Q0 Q0 A CP 1T C1 T1 Q1 Q1 1T C1 & FF0 FF1 Y & G1 G2 3233(3) (3) 根据形状

28、方程组和输出方程列出形状表根据形状方程组和输出方程列出形状表Y =A Q1Q0nnQAQ010 nnnQ)AQ(Q1011 nnQQ01Y/QQnn1011 0 0 / 11 1 / 01 11 1 / 01 0 / 01 01 0 / 00 1 / 00 10 1 / 00 0 / 00 0A=1A=0形状表形状表3334(4) 画出形状图画出形状图nnQQ01Y/QQnn1011 0 0 / 11 1 / 01 11 1 / 01 0 / 01 01 0 / 00 1 / 00 10 1 / 00 0 / 00 0A=1A=0 1/1 1/0 01 00 11 10 1/0 1/0 0/0

29、 0/0 0/0 0/0 Q1Q0 A/Y 3435 CP A Q0 Q1 1 2 3 4 5 6 7 8 9 10 Y nnQQ01Y/QQnn1011 0 0 / 11 1 / 01 11 1 / 01 0 / 01 01 0 / 00 1 / 00 10 1 / 00 0 / 00 0A=1A=0(5) 画出时序图画出时序图 假设输入假设输入A A存在较大噪声，这能够错误地触发进位操作。存在较大噪声，这能够错误地触发进位操作。假设删除电路图中假设删除电路图中A A和与门和与门G2G2输入之间的连线，将电路转换输入之间的连线，将电路转换为穆尔型，使输出信号仅取决于电路的形状，其变化一直为穆

30、尔型，使输出信号仅取决于电路的形状，其变化一直与时钟同步，而输入信号与时钟同步，而输入信号A A影响电路形状的时间仅限于影响电路形状的时间仅限于CPCP脉脉冲上升沿前后的瞬间，从而提高电路的抗干扰性能。冲上升沿前后的瞬间，从而提高电路的抗干扰性能。3536(6) 逻辑功能分析逻辑功能分析 察看形状图和时序图可知，电路是一个由信号察看形状图和时序图可知，电路是一个由信号A控制的可控制的可控二进制计数器。当控二进制计数器。当A=0时停顿计数，电路形状坚持不变；时停顿计数，电路形状坚持不变；当当A=1时，在时，在CP上升沿到来后电路形状值加上升沿到来后电路形状值加1，一旦计数到，一旦计数到11形状，

31、形状，Y 输出输出1，且电路形状将在下一个，且电路形状将在下一个CP上升沿回到上升沿回到00。输出信号输出信号Y的下降沿可用于触发进位操作。的下降沿可用于触发进位操作。 1/1 1/0 01 00 11 10 1/0 1/0 0/0 0/0 0/0 0/0 Q1Q0 A/Y CP A Q0 Q1 1 2 3 4 5 6 7 8 9 10 Y 该电路也是序列信号检测器。用来检测同步脉冲信号序该电路也是序列信号检测器。用来检测同步脉冲信号序列列A A中中1 1的个数，一旦检测到四个的个数，一旦检测到四个1 1形状形状这四个这四个1 1形状可以不形状可以不延续延续，电路那么输出高电平。，电路那么输出

32、高电平。3637例例2 2 试分析如下图时序电路的逻辑功能。试分析如下图时序电路的逻辑功能。 CP X 1J C1 1K 1J C1 1K =1 Q1 “1” Q2 Y & Q2 Q1 FF1 FF2 电路是由两个电路是由两个JK触发器组成的莫尔型同步时序电路。触发器组成的莫尔型同步时序电路。 解：解：(1)(1)了解电路组成。了解电路组成。J2=K2=X Q1 J1=K1=1Y=Q2Q1 (2)(2)写出以下各逻辑方程式：写出以下各逻辑方程式：输出方程输出方程: :鼓励方程鼓励方程: :37381n111111 QnnnQQQ 1212XnnnQQQ1QJQnnnKQJ2=K2=X

33、Q1 J1=K1=11QJQnnnKQ将鼓励方程代入将鼓励方程代入JK触发器的特性方程得形状方程触发器的特性方程得形状方程:1nn21212XXQnnnQQQQ整理得：整理得：FF2FF13839(3)(3)列出其形状转换表，画出形状转换图和波形图列出其形状转换表，画出形状转换图和波形图111nnQQ1212XnnnQQQY=Q2Q1 nn12QQYnn/QQ1112 1 11 00 10 0X=1X=0形状转换表形状转换表1 0 / 10 0 / 10 1 / 01 1 / 00 0 / 01 0 / 01 1 / 00 1 / 03940形状图形状图 X/Y 0/0 0/1 0/0 0/0

34、 00 11 01 10 Q2Q1 1/0 1/0 1/1 00 11 01 10 1/0 nn12QQYnn/QQ1112 1 0 / 10 0 / 11 10 1 / 01 1 / 01 00 0 / 01 0 / 00 11 1 / 00 1 / 00 0X=1X=0画出形状图画出形状图4041根据形状转换表，画出波形图。根据形状转换表，画出波形图。nnQQ011011nnQQ11 0 0 0 1 100 1 1 1 1 000 0 1 0 0 101 10 10 0A= 1A= 0Z CP A Q0 Q1 Z 1 10 00 01 11 11 10 00 01 11 10 01 11

35、10 0Q2Q14142 X/Y 0/0 0/1 1/0 0/0 1/0 0/0 1/1 00 11 01 10 1/0 Q2Q1 X=0时时 00 01 10 11 00 11 10 01 电路功能：可逆计数器电路功能：可逆计数器 X=1时时Y可了解为进位或借位端。可了解为进位或借位端。电路进展加电路进展加1 1计数计数电路进展减电路进展减1 1计数计数 。( () )确定电路的逻辑功能确定电路的逻辑功能. .4243例例3 分析以下图所示的同步时序电路。分析以下图所示的同步时序电路。 & CP 1D Q0 Z1 FF0 Z0 Z2 FF2 FF1 Q2 Q1 Q0 Q2 Q1 1D

36、 1D C1 C1 C1 DQn1nnnnQDQDQQD1201010 鼓励方程组鼓励方程组输出方程组输出方程组 Z0=Q0 Z1=Q1 Z2=Q2解：解：1根据电路列出逻辑方程组根据电路列出逻辑方程组:4344得形状方程得形状方程nnnnnnnQDQQDQQQDQ1212011101010 2 2列出其形状表列出其形状表将鼓励方程代入将鼓励方程代入D 触发器的特性方程得形状方程：触发器的特性方程得形状方程：DQn 1nnnQQQ0112101+112 nnnQQQ1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1 00 1 0

37、0 0 10 0 10 0 0形状表形状表44453画出形状图画出形状图 000 001 100 011 010 110 101 111 Q2Q1Q0 nnnQQQ0112101+112 nnnQQQ1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1 00 1 00 0 10 0 10 0 0形状表形状表形状图形状图45464 画出时序图画出时序图 CP Q0 Q2 Q1 TCP 4647由形状图可见，电路的有效形状是三位循环码。由形状图可见，电路的有效形状是三位循环码。从时序图可看出，电路正常任务时，各触发器的从时序图可看出，

38、电路正常任务时，各触发器的Q端轮番出现端轮番出现一个宽度为一个一个宽度为一个CP周期脉冲信号周期脉冲信号,循环周期为循环周期为3TCP。电路的功能。电路的功能为脉冲分配器或节拍脉冲产生器。为脉冲分配器或节拍脉冲产生器。 CP Q0 Q2 Q1 TCP 000 001 100 011 010 110 101 111 Q2Q1Q0 5逻辑功能分析逻辑功能分析47484849 同步时序逻辑电路的设计是分析的逆过程同步时序逻辑电路的设计是分析的逆过程, ,其义其义务是根据实践逻辑问题的要求，设计出能实现给定务是根据实践逻辑问题的要求，设计出能实现给定逻辑功能的电路。逻辑功能的电路。 由由 给给 定定

39、的的 逻逻辑辑 功功 能能 建建 立立原原 始始 状状 态态 图图和和 原原 始始 状状 态态表表 状状态态 化化简简 状状态态 分分配配 选选择择 触触发发器器类类型型 确确定定 激激励励方方程程组组 和和 输输出出方方程程组组 画画出出 逻逻辑辑图图并并检检查查自自启启动动能能力力 同步时序电路的设计过程：同步时序电路的设计过程： 假设给定的电路比较典型，那么可跳过其中的一些步骤，假设给定的电路比较典型，那么可跳过其中的一些步骤，即即2 2、3 3步骤是可省的。步骤是可省的。已为最简形状或形状编码方案已给已为最简形状或形状编码方案已给定时定时4950 直接从设计要求的文字描画得到的形状图称

40、为原始形状图。建立原始形状图的过程，就是对设计要求进展分析的过程。状态图用图形的方式反映了同步时序电路的逻辑特性，这一步是极其重要的，它是时序电路设计的根底。假设建立的原始形状图不能正确反映设计要求，那么整个设计任务都将建立在错误的基础上，导致的最后结果也将是错误的。 原始形状图不一定是最简单的，主要着眼于正确性，不能漏掉一个形状，至于所设定的形状能否多余，那么不用过多思索。 下面对以上的详细步骤分别加以详细的讨论。一、根据给定的逻辑功能建立原始形状图和原始形状表一、根据给定的逻辑功能建立原始形状图和原始形状表50511.1.分析命题，确定电路的输入个数与输出个数，并用字母表示分析命题，确定电

41、路的输入个数与输出个数，并用字母表示之。之。2.2.确定电路中有多少个输入信息需求记忆，并对每个需求记忆确定电路中有多少个输入信息需求记忆，并对每个需求记忆的输入信息用一个形状来表示的输入信息用一个形状来表示该形状可用字母或数字表该形状可用字母或数字表示示。3.3.从假定的一个初态开场，每参与一个输入信号，就用其次态从假定的一个初态开场，每参与一个输入信号，就用其次态“记忆记忆下来，并标出相应的输出值。该次态能够是现态，下来，并标出相应的输出值。该次态能够是现态，也能够是已设定的另一个形状，或者为新添加的形状。该也能够是已设定的另一个形状，或者为新添加的形状。该过程不断继续下去，直到每一个现态

42、向次态的转换均被思过程不断继续下去，直到每一个现态向次态的转换均被思索，且不再出现新的形状为止。索，且不再出现新的形状为止。建立原始形状图的过程大致如下：建立原始形状图的过程大致如下：下面举例来阐明如何建立原始形状图。下面举例来阐明如何建立原始形状图。5152例例1. 1. 某序列检测器有一个输入端某序列检测器有一个输入端x x与一个输出端与一个输出端z z，从，从x x输入输入的一组按时间顺序陈列的串行二进制码，当输入序列出现的一组按时间顺序陈列的串行二进制码，当输入序列出现101101时，输出时，输出z z1 1，否那么为，否那么为0 0，试作出该序列检测器的，试作出该序列检测器的Meal

43、yMealy型和型和MooreMoore型的形状图和形状表。型的形状图和形状表。解：根据题意，可得该电路的框图如下所示，解：根据题意，可得该电路的框图如下所示，且该电路的典型输入输出波形如下：且该电路的典型输入输出波形如下：序列检测器序列检测器x时钟时钟123456时钟：X：110101Z：000101 z5253 假设该序列检测器为Mealy型电路，那么其设计步骤如下： 1.根据所要检测的序列决议各个形状 因该电路的功能为检测101序列，故一旦输入序列中出现了1便要记下来；接着再看输入能否为0；假设是，那么也记下来；记住10后，再最后看输入能否为1，假设是，那么输出1。即电路必需记住1，10

44、和101这3种输入情况，且将这三种输入情况与电路的一个形状相对应。 假设设电路的初态为S0，用S1表示收到了输入为1时的电路形状；S2表示收到10时的电路形状；S3表示收到101时电路的形状，那么有四个形状，如以下图： S0S1S2S3图图a a5354S3S0S1S21/10/01/0图图b b2. 2. 确定主干形状的转移及输出确定主干形状的转移及输出 上面已确定电路的主干形状为上面已确定电路的主干形状为S1S1，S2S2和和S3S3，电路的初始形，电路的初始形状为状为S0S0。 假设第一个输入为假设第一个输入为1 1，那么能够是检测序列，那么能够是检测序列101101的第一个数的第一个数

45、码，输出为码，输出为0 0，形状从，形状从S0S0转移到转移到S1S1，表示电路已收到检测序列的，表示电路已收到检测序列的第一个数码；假设第二个输入为第一个数码；假设第二个输入为0 0，那么输出为，那么输出为0 0，形状从，形状从S1S1转转到到S2S2，表示已收到，表示已收到1010序列；假设第三个输入为序列；假设第三个输入为1 1，那么输出应为，那么输出应为1 1由于此时电路曾经收到由于此时电路曾经收到101101序列，形状从序列，形状从S2S2转至转至S3S3，如上图，如上图b b ：5455S3S2S1S00/00/01/10/00/01/01/01/03. 3. 进一步完善原始形状图

46、进一步完善原始形状图 由于该电路只需一个输入变由于该电路只需一个输入变量，故从每个现态出发，能够有量，故从每个现态出发，能够有两个转移方向，故须对图两个转移方向，故须对图b b完善。完善。 当电路处于当电路处于S0S0时，假设输入时，假设输入为为0 0，那么输出为，那么输出为0 0，且电路坚持，且电路坚持原态。原态。因从因从0 0开场输入序列不开场输入序列不是要检测的序列是要检测的序列。 当电路处于当电路处于S1S1时，假设输入为时，假设输入为1 1，那么输出为，那么输出为0 0，且形状坚持，且形状坚持不不变。变。由于它能够是又一个由于它能够是又一个101101序列的开场序列的开场 当电路处于

47、当电路处于S2S2时，假设输入为时，假设输入为0 0，那么输出为，那么输出为0 0，且形状转移，且形状转移至至S0S0，以便重新开场检测。，以便重新开场检测。 当电路处于当电路处于S3S3时，假设输入为时，假设输入为1 1，那么能够是又一个，那么能够是又一个101 101 序序列的开场，因此电路应从形状列的开场，因此电路应从形状S3S3转移到转移到S1S1，假设输入为，假设输入为0 0，那么，那么应从应从S3S3转移至转移至S2S2注注: :不是转移至不是转移至S0S0，由于此时的，由于此时的0 0能够为能够为101101的序列中的的序列中的0 0，故完好的原始形状图见图，故完好的原始形状图见

48、图c c所示。所示。图图c c5556次态次态/ /输出输出X=0X=1S0S0/0S1/0S1S2/0S1/0S2S0/0S3/1S3S2/0S1/0S3S2S1S00/00/01/10/00/01/01/01/0现态现态由形状图可以方便地作出形状表如下：由形状图可以方便地作出形状表如下：5657 假设按Moore型电路设计，其过程与Mealy型的类似。设初态为S0，由于Moore型电路的输出仅与现态有关，故输出标在圈内，详见以下图所示：S3/1S2/0S1/0S0/000100111次态X=0X=1S0S0S10S1S2S10S2S0S30S3S2S11形状图形状图形状表形状表现态输出57

49、58例例2. 2. 某一引爆电路的框图如图某一引爆电路的框图如图a a所示，图中的所示，图中的x x为一启动开为一启动开关。当关。当x=1x=1时，在四个时钟脉冲的作用下，使电路的输出为时，在四个时钟脉冲的作用下，使电路的输出为z=1z=1。以此触发炸药包的爆炸。其输入。以此触发炸药包的爆炸。其输入/ /输出之间的关系如图输出之间的关系如图b b所示。试作出该引爆电路的形状图及形状表。所示。试作出该引爆电路的形状图及形状表。xCPzCPx01111z图图a a图图b b引爆引爆电路电路5859解：根据题意，设电路的初态为解：根据题意，设电路的初态为S0S0，因电路需记忆住，因电路需记忆住4 4

50、个延续个延续的的1 1信号，故需增设形状信号，故需增设形状S1,S2S1,S2和和S3S3，用其分别表示电路收到，用其分别表示电路收到的的1 1个个1 1，2 2个个1 1和和 3 3个个1 1的形状。当收到第四个的形状。当收到第四个1 1时，便输出一时，便输出一个脉冲个脉冲Z Z1 1，使炸药爆炸，故电路的最后一个形状可用，使炸药爆炸，故电路的最后一个形状可用恣意形状恣意形状d d表示。表示。 由题意可知，一旦引爆序列开场由题意可知，一旦引爆序列开场即即x=1x=1，那么要继续，那么要继续下去，不能中断下去，不能中断即即x0 x0，直到，直到z=1z=1引爆引爆 为止，故引为止，故引爆电路的

51、形状图如下：爆电路的形状图如下：形状图形状图dS3S2S1S01/01/00/01/01/15960 由形状图可得形状表如下所示：由于电路处于形状S1，S2和S3时，不允许输入为0，因此形状表中当x=0时，次态及输出都不能出现，可当作恣意项处置。次态/输出X=0X=1S0S0/0S1/0S1d/dS2/0S2d/dS3/0S3d/dd/1现态注：存在注：存在d d的形状表称为不完全确定形状表的形状表称为不完全确定形状表因表中含有不确定因表中含有不确定的形状或输出的形状或输出，其所描画的电路叫做不完全确定电路，否那，其所描画的电路叫做不完全确定电路，否那么么即无即无d d项项称为完全确定形状表。

52、称为完全确定形状表。 普通形状图中不一定要求标普通形状图中不一定要求标d d项，对不能够出现的情况是隐含项，对不能够出现的情况是隐含的。即在形状图中凡是没有表示的情况都是不能够出现的。的。即在形状图中凡是没有表示的情况都是不能够出现的。6061 从形状表中消去多余的形状，得到一个形状数比原来的要从形状表中消去多余的形状，得到一个形状数比原来的要少的形状表，称为形状简化。少的形状表，称为形状简化。 形状简化的本质是寻觅最小化的形状表。最小化形状表包形状简化的本质是寻觅最小化的形状表。最小化形状表包含的形状数目最少，它与原始的形状表相比，虽代表的内部结含的形状数目最少，它与原始的形状表相比，虽代表

53、的内部结构不同的电路，但均具有一样的逻辑特性，也即：对于恣意的构不同的电路，但均具有一样的逻辑特性，也即：对于恣意的输入，他们对应的输出总是一样的。输入，他们对应的输出总是一样的。 形状化简有察看法和隐含表法两种。形状化简有察看法和隐含表法两种。 由于完全确定形状表与不完全确定形状表的简化方法不同，故在此分别加以讨论二、形状化简二、形状化简求出最简形状图和最简形状表求出最简形状图和最简形状表61621.1.完全确定形状表的简化完全确定形状表的简化 是基于等效形状的根底上的，即利用形状与形状是基于等效形状的根底上的，即利用形状与形状间的等效关系来进展形状简化。间的等效关系来进展形状简化。 1 1

54、形状等效形状等效 是指在完全确定的形状表中，如对一切能够的输是指在完全确定的形状表中，如对一切能够的输入序列，分别从某两个形状入序列，分别从某两个形状假设为假设为S1S1与与S2S2出发，出发，所得到的输出序列都一样，那么说这两个形状所得到的输出序列都一样，那么说这两个形状S1S1与与S2S2等效。记做等效。记做S1S1，S2S2，此时，此时S1S1与与S2S2可以合并为可以合并为一个形状，完全确定形状表的简化是根据这一原那么一个形状，完全确定形状表的简化是根据这一原那么进展的。进展的。6263 可以根据形状表中所列出的输入各种组合下的次态和输出来判别某两个形状能否等效。 设S1和S2为完全确

55、定的形状表中的两个现态，那么S1和S2等效的条件可归纳为在输入的各种取值组合下：1它们的输出完全一样。2它们的次态满足以下条件之一： 次态一样 次态交错 次态循环 次态对等效 次态/输出X=0X=1S1S3/1S2/0S2S4/1S1/0S3S1/1S3/0S4S2/1S3/0现态S4S3,S2S1,6364 其中，次态交错是指在某种输入取值下，S1的次态为S2，而S2的次态为S1。次态循环是指在次态之间的关系构成闭环。如S1和S2在某种输入取值下的次态为S3与S4，而S3与S4在某种输入取值下的次态又是S1与S2，那么S1与S3 ，S2与S4次态循环。次态对等效是指S1与S2的次态满足以上形

56、状等效的条件。 2等效关系的传送性 假设S1与S2等效，S2与S3等效，那么S1与S3等效，记作S1，S2，S2，S3S1，S3 3等效类 假设干个相互等效的形状，组成一个等效形状类，简称等效类。即假设干个形状集合中，任何两个形状都相互等效，那么将这些个形状组成一个等效类。 如形状S1与S2等效，而S1与S3也等效，那么形状S1、S2与S3就等效。其等效类为S1，S2，S3，记为S1，S2，S2，S3S1， S2， S36465 指不被任何别的等效类所包含的等效类。指不被任何别的等效类所包含的等效类。 该处的最大，并不指含的形状最多，而是指其独立性，该处的最大，并不指含的形状最多，而是指其独立

57、性，即使是一个形状，只需它不被包含到别的等效类中，它就是最即使是一个形状，只需它不被包含到别的等效类中，它就是最大等效类。大等效类。 利用上述判别形状等效的条件及形状等效的性质，便可利用上述判别形状等效的条件及形状等效的性质，便可简化原始形状表。实践上，原始形状表的简化过程就是寻觅最简化原始形状表。实践上，原始形状表的简化过程就是寻觅最大等效类，然后将各个最大等效类的一切形状合并为一个对应大等效类，然后将各个最大等效类的一切形状合并为一个对应的新形状，从而得到最小化的形状表，简化后的形状数即最大的新形状，从而得到最小化的形状表，简化后的形状数即最大等效类的个数。等效类的个数。 4 4最大等效类

58、最大等效类6566下面详细引见形状简化的方法和步骤。下面详细引见形状简化的方法和步骤。 察看法：察看法： 是一种根据形状等效的条件直接对原始形状表中的各状是一种根据形状等效的条件直接对原始形状表中的各状态进展察看比较，找出等效的形状进展合并，从而求出最简状态进展察看比较，找出等效的形状进展合并，从而求出最简状态表的方法。态表的方法。 其详细过程为：先察看形状表中的输出部分，找出输出其详细过程为：先察看形状表中的输出部分，找出输出完全一样的那些现态，再进一步察看其次态能否一样、交错、完全一样的那些现态，再进一步察看其次态能否一样、交错、循环或者次态对等效。循环或者次态对等效。 显然，输出不同的两

59、个形状不等效，即不能合并。假设两显然，输出不同的两个形状不等效，即不能合并。假设两个形状输出一样，那么这两个形状有等效的能够。进一步察看个形状输出一样，那么这两个形状有等效的能够。进一步察看其其次态能否满足等效条件，假设满足，那么这两形状就可合并。次态能否满足等效条件，假设满足，那么这两形状就可合并。不断不断到剩下的形状不能再合并而得到一个最小化的形状表为止。到剩下的形状不能再合并而得到一个最小化的形状表为止。6667 该方法只适宜于简单的形状表的化简。例如，简化下表所示的形状表。次态/输出X=0X=1S1S2/1S5/0S2S1/1S3/0S3S4/0S5/1S4S3/0S6/0S5S4/0

60、 S5/1S6S1/0S6/1次态/输出X=0X=1S1S1/1S3/0S3S4/0S3/1S4S3/0S6/0S6S1/0S6/1现态现态简化6768解：先察看解：先察看S3S3与与S5S5。由于它们在。由于它们在x=0 x=0和和x=1x=1时的输出均一样，并时的输出均一样，并且次态也一样，故且次态也一样，故S3S3与与S5S5等效。等效。 再看再看S1S1和和S2S2，在一切输入的条件下，他们的输出也一样，在一切输入的条件下，他们的输出也一样，且当且当x=1x=1时，他们的次态对时，他们的次态对S5S5和和S3S3是等效的；当是等效的；当x=0 x=0时，它们的时，它们的次态交错，故次态交错，故S1S1与与S2S2也等效。也等效。 继续察看，发现其它形