音频频率数字扫频仪

1、C2000参赛项目报告（命题组）题 目： 基于TMS320F2808的音频频率数字扫频仪 基于TMS320F2808的音频频率数字扫频仪何苏勤 吕咸亮 刘勇 王小庆（北京化工大学信息科学与技术学院 邮编100029）摘要：本文提出了一种基于DSP（TMS320F2808）的音频频率数字扫频仪设计方法，详细介绍了由DSP产生正弦扫频信号和幅频特性测量的核心算法和实现过程。按此方案设计的扫频仪，可测得被测网络在20Hz20KHz范围内的幅频特性，并将测量结果发送给PC机显示。同时，文中还为C2000设计了幅频均衡算法，并分析了该算法的运算量，给出了C2000能否实时处理的依据。关键词：数字扫频仪、

2、DSP、幅频特性测量、幅频均衡Digital Audio-Frequency Sweeper based on TMS320F2808HeSuqin LvXianliang LiuYong WangXiaoqing(College of Information Science and Technology, Beijing University of Chemical Technology)Abstract：This paper introduces a method of the designing of Digital Audio-Frequency Sweeper based on DS

3、P TMS320F2808.Detailed core algorithm and implementation process are presented here to generate swept sine wave as well as amplitude-frequency response characteristic measurement.Sweeper designed under this scheme can be used to measure the band-stop networks amplitude-frequency response characteris

4、tic in the range of 20Hz20KHz,and the final result can be transferred to computer to display.In addition,the paper designs an algorithm of amplitude-frequency equalization,and analyses its computation,offers a basis on whether the C2000 can real-time process. Key words：digital sweeper,DSP, amplitude

5、-frequency response characteristic measurement, amplitude-frequency equalization1 引言在电子产品生产或调试过程中，经常需要对网络的频率特性进行测量，一般采用频率特性测试仪即扫频仪来测量。扫频仪是一种能在屏幕上直接观察被测网络频率特性曲线的频域测试仪器，它为被测网络的调整、校准及故障的排除提供了极大的方便。本方案利用TMF320F2808高速的运算能力以及丰富的片内外设，设计并制作出了一台适用于音频频率范围的数字扫频仪，它分别使用DSP内部的PWM模块和ADC模块产生扫频信号和采集数据，具有外围电路少，运算效率高，

6、运算精度高以及结果数据可存储等特点。2 系统指标（1）扫频信号产生频率范围：20Hz-20KHz，输出幅度0-3V，输出电阻600W。（2）带阻网络 以10KHz单频信号为基准，带阻网络最大衰减10dB。（3）幅频特性测试 信号调理2的输入阻抗为600W。3 系统方案3.1总体介绍系统由扫频信号产生电路、带阻网络电路、ADC驱动电路、系统与PC机通信、PC机终端显示等几大部分构成，如图1所示。整个系统以TMS320F2808为控制和测量的核心：正弦扫频信号由该DSP的ePWM1和ePWM2模块控制产生；使用DSP内部的ADC模块采集通过带阻网络后的信号，其采样频率由ePWM3控制；通信部分使用

7、了DSP的SCIA单元，采用RS-232标准与计算机进行通讯；此外，还使用DSP的GPIO对系统中使用到的模拟开关进行控制选择。当系统运行时，用户由PC终端显示程序向DSP发出扫频命令，DSP收到该命令后，启动相关的外设模块，产生扫频信号，同时采集经过带阻网络后的信号并进行相应数据处理工作。数据处理完成后，计算结果通过DSP SCIA接口发送给PC终端显示程序，在PC终端显示程序上显示并存储该带阻网络的幅频特性。图1 总体设计图3.2幅频特性测试原理常用的扫频仪大致可分为两类，第一类是用锯齿波调制高频信号，在阴极射线管上显示结果；第二类是以压控振荡器为核心，运用类似锁相频率合成技术，并配合A/

8、D、D/A转换器，在单片机控制下完成扫频。第一类扫频仪是以50Hz电源频率和LC振荡器为基准信号，它的不足之处是易受干扰，频率偏差大，现在其应用越来越少。随着数字测量技术的发展，第二类的应用越来越广泛，根据其设计原理，我们设计并制作出了一台基于TMF320F2808的数字扫频仪。系统由DSP的ePWM模块控制产生幅度稳定的单频正弦信号，将信号馈给被测网络的输入端口，然后由DSP采集被测网络输出端口的信号，计算出其幅值，并记录。改变单频正弦信号的频率，并重复上述过程，得到足够多的频点数据，即可绘制出该被测网络的幅频特性。3.3扫频信号产生电路根据要求，我们通过TMS320F2808内部的ePWM

9、模块控制产生确定频率的单频正弦信号。使用PWM控制技术产生正弦信号主要有两种方法：方法一：应用PWM控制技术产生SPWM波形，经低通滤波器后得到所需的正弦信号。SPWM波的产生就是利用一系列连续的三角波和正弦波相交，从而得到一系列宽度和正弦波幅值成正比的方波信号，如图2所示。输出的信号经过低通滤波器滤除高频分量后，便可产生单频正弦波。 图2 SPWM波形的产生方法二：应用PWM控制技术产生所需频率的方波信号，直接经搭建的滤波电路得到所需频率的正弦信号。由信号理论我们知道，方波信号的频谱除了基波分量外，还包含一系列离散的谐波频率分量，如图3所示。如果设计低通滤波器，能够只保留基波频率，而滤除二次

10、谐波及以上的频率成分，便可以从方波信号中提取出与方波信号同频率的正弦信号。图3 方波信号的频谱与方法一相比，方法二的滤波电路要求相对较高，需要截止频率随时根据方波频率的变化而变化，但是方法二程序设计简单，不需要DSP进行太多复杂的运算，节省了运算时间，加快了系统的扫频速度。经过比较分析，本设计采用方法二。系统使用ePWM1A输出所需频率的方波。现假设要输出的正弦波的频率为f，ePWM1单元的时钟频率为F0。初始化时设置ePWMA为增减模式，TBCTR=TBPRD时输出引脚置为高电平，TBCTR=0时置为低电平，如图4所示。则要产生频率为f的方波，ePWM1周期寄存器TBPRD的值可由下式得出：

11、 （1）图4 正弦波产生原理3.4 ADC数据采集该部分主要根据扫频信号频率的变化，实时更改ADC的采样频率，完成对通过带阻网络后的信号的采集。ADC使用ADCINA0通道和ADCINB0通道同时对信号进行采样，最终结果通过对两个通道的值求平均而得。ADC的采样频率由ePWM3单元控制，即由ePWM3发出的EPWM3SOCA脉冲启动ADC的转换。通过实验比较，系统设置ADC的采样频率为当前扫频信号频率的16倍，即一个信号周期采集16个点，用来计算所采集的正弦信号的幅值。ADC初始化时设置为同步采样模式和级联模式，为了提高采样精度，设置ADCCLK时钟为12.5MHz。同时设置最大转换信道数寄存

12、器ADCMAXCONV为1，在输入信号选择定序控制寄存器中设置CONV00为0x0，并使能ePWM的SOCA启动SEQ，以及使能SEQ中断。而ePWM3初始化时设定为增模式，当TBCTR=TBPRD时产生EPWM3SOCA脉冲，且ePWM3使用与ePWM1相同的时钟频率。现假设ePWM1周期寄存器值为TBPRD1，为了控制ADC采样频率为当前扫频信号频率的16倍，则设置ePWM3周期寄存器的值TBPRD3=TBPRD1/8，如图5所示。图5 ADC采样频率的控制3.5算法及数据处理3.5.1扫频信号步进频率的计算 在扫频过程中，扫频信号的步进频率越小，则测得的带阻网络的幅频特性越精确。由式（1

13、）可得，ePWM1单元周期寄存器TBPRD的数值与正弦波频率f成反比例关系，当f值比较大时，TBPRD微小的变化就可能引起f较大的变化。由于TBPRD值必须为整数，因此这时f间的步进可能会比较大。为了缩减步进，系统希望F0越大越好，特别是在f比较高时。否则邻近频率f1与f2算得的TBPRD值可能一样，即实际输出的信号频率并没有发生变化。但是在f比较低时，由高频F0求得的TBPRD值可能会超出ePWM单元周期寄存器所能表示的最大值。借助于Matlab，经计算分析得出，在接近于20KHz处，ePWM1单元的时钟只有设置为DSP的最大时钟频率100MHz，才能使扫频信号的频率步进小于10Hz。而在1

14、00MHz下，扫频信号的最小频率为100MHz/(2*65525)=763Hz，不能满足从20Hz开始扫频的要求。因此在20Hz到763Hz处，需要改用较低的时钟频率来驱动ePWM1单元，本系统选择使用1.25MHz。 由式（1）计算20Hz20KHz范围内各频率点TBPRD的值可得：在低频处步进可小于1Hz，即最小分辨率可达1Hz甚至以下。但在高频时，最小步进将大于1Hz，且随着f的增加，步进值越大，到最后只能由19.992KHz（TBPRD=2501）直接步进到20KHz（TBPRD=2500），即此时芯片所能达到的最小分辨率为8Hz。3.5.2采集信号幅度的计算正弦信号的幅值按传统的算法

15、可通过DFT或FFT求得。本系统中，由于采集的信号是单频的且频率已知，在此对算法进行了进一步的优化处理。对于有限长离散数字信号xn（0nN-1），其离散谱Xk可由离散傅里叶变换DFT求得。DFT定义为： （2）其中，代入式（2）可得： （3）Xk的模值就等于模拟信号中各对应频率幅值的N/2倍（k=0除外，X0对应直流分量，其模值是直流分量幅值的N倍）。假设正弦信号的频率为，ADC采样频率为，自然频率为，采样点数为，则在DFT公式中频率与的对应关系为：即： （4）如果设定，那么由式（4）可知，=1即X1的值对应于单频正弦信号的幅值。也就是说采样频率是单频信号频率的N倍（N为采样点数），则X1就与

16、该单频信号的幅值相对应，其信号的幅度为：（5）在本设计中，由于在扫频过程中已经知道当前正弦信号的频率，且设置采样频率，采样点数N=16，采样值为xn（0n15）。那么根据式（5），当前正弦信号的幅度为： （6）这样，完全不必做完整的DFT运算，其计算量缩减为DFT计算量的1/N，大大减少了运算时间，提高了系统扫频的效率。此外，在实际的DSP程序中，事先计算出正弦表和余弦表并存储在DSP中，在运算时通过查找数组获取需要的三角函数值，这样避免了DSP在运行过程中进行复杂的正余弦计算。4 系统硬件设计系统硬件部分主要由以下几部分组成：扫频信号产生电路、带阻网络、ADC驱动电路、DSP系统模块以及通讯

17、模块，其中DSP系统模块使用的是eZdsp F2808开发板。所有模块均设计为单电源供电。4.1扫频信号产生电路图6 TLC04滤波电路如图6所示，本设计选用TI公司的TLC04为核心设计程控滤波器。TLC04是单片集成巴特沃斯低通开关电容滤波器，能够提供精密的四阶低通滤波器功能，成本低、易使用。TLC04的截止频率稳定性只和外部时钟频率稳定性有关。截止频率是时钟可调的，时钟截止频率比为50:1，误差小于0.8%，可以很方便地通过DSP控制TLC04的截止频率，以产生需要的正弦波。DSP输出的高电平为3.3V，如果直接与TLC04的CLKIN相连，则与TLC04的CMOS时钟不匹配，因此需要进

18、行电平转换。本设计采用TI公司的74HCT04芯片进行电平转换。74HCT04是一款高速六反相器，输入电平与LSTTL兼容，而输出为CMOS电平，可以很巧妙地将DSP输出电平转换为与TLC04匹配的CMOS电平。另外，在DSP输出的PWM波与TLC04的FILTIN端之间加入了一个10uF的隔直电容，用来隔离虚地和地之间的直流电压。使用TLC04滤波后的波形直流偏置在2.5V，且峰峰值大于3V，因此需要进行信号衰减。本设计选用TI公司的OPA2364设计衰减电路，使输出信号的直流偏置在1.5V，幅度在03V之间。如图7所示。图7 信号幅度衰减电路经图7输出的波形中仍有阶梯波，需要再对波形进行平

19、滑滤波，以提高系统的测量精度。为了使输出的正弦波更加平滑，设计了4个滤波器，采用分段滤波，滤波器的结构如图8所示。滤波后的4个波形信号由DSP控制信号开关CD74HC4066选择要进入带阻网络的信号，如图9所示。同时为了与CD74HC4066的控制电平相匹配，由DSP输出的控制信号要先经过74HCT04进行电平转换。为了使扫频信号产生电路的输出阻抗为600，需在电压跟随电路输出端串联一个600的电阻。但在实际的电路中，考虑到运算放大器有一定的输出阻抗，没有直接选择阻值为600的电阻，而是通过测量，选择了阻值为580 左右的电阻。图8 平滑滤波器图9 多路选择电路4.2带阻网络带阻网络模块是用运

20、放OPA2364组成的二阶有源带阻滤波器，其原理图如图10所示。图10 带阻网络原理图 原理图的中1.5V是直流偏置，实际硬件实现时可对电源+3V分压得到。用Multisim电路仿真软件对其进行仿真，测出带阻网络的幅频特性如图11所示。当频率=10kHz时，衰减0.011dB0dB；且带阻网络的最大衰减值为-38.129dB，设计满足题目所给要求。图11 带阻网络幅频特性4.3 ADC驱动电路为了更好的采集模拟信号，设计中在DSP内部ADC进行数据采集前加了一个运算放大器，作为ADC采样的驱动电路和缓冲器，它可以提供低且稳定的输出阻抗，并且可以保护DSP内部模数转换器的输入。驱动电路如图12所

21、示。其中运算放大器选用TI公司的OPA354，该运放单位增益带宽为250MHz，转换速率高，能够很好地驱动高速和中速模数转换器。按照题目要求，需要在运放的同相输入端并联一个600 的电阻，以保证信号调理2 的输入阻抗为600 。但在实际的电路中，考虑到运算放大器的输入阻抗并不是无穷大，因此并联的电阻阻值要稍大于600，经过测量，使用610左右的电阻。 图12 ADC驱动电路4.4串口通讯模块 TMS320F2808内部有专门的支持异步串行通信模块（SCI），通过它可以与计算机串口进行通讯。本设计采用SCIA作为通讯端口，经过MAX3238电平转换后，与9针标准RS-232口相连。这样DSP与计

22、算机之间就可以通过串口线来进行数据的传输。图13为开发板中的串口部分硬件连接图。图13 串口通讯模块4.5电源管理模块系统供电电路总体框图如图14所示。系统设计为单电源+5V供电。系统内部需要用到的其它电源使用TPS70302分压而得。TPS70302是TI公司推出的一款LDO稳压器，其输出电压可通过外部电阻调整。同时，为了减小数字部分与模拟部分间的干扰，系统中将模拟地与数字地分开，最后在一点接于电源地。另外，在每个数字芯片的供电电源引脚旁均并联了一个0.1F的去耦电容，以滤除纹波和旁路器件的高频噪声。（图中均未标出） 图14 系统供电电路总体框图5 系统软件设计5.1软件总体框图系统软件框图

23、如图15所示。在设计时将特定功能的子程序组合成功能模块，由主程序或ADC中断子程序调用。其主要功能模块有：主程序模块、ADC和ePWM初始化模块、SCI接收中断模块、ADC中断模块，以及ePWM时钟控制模块、滤波器选择控制模块、幅值计算模块和SCI数据传送模块。图15 系统软件总体框图5.2主程序模块主程序模块主要负责系统上电后对TMS320F2808的基本初始化操作，包括系统初始化、GPIO初始化、SCI初始化以及PIE初始化等，同时对全局变量赋初始值。本系统中设置TMS320F2808的CPU时钟为100MHz，使能ADC、ePWM、SCI模块的时钟（其中ADC时钟和ePWM时钟的使能在A

24、DC和ePWM初始化模块中设置，这样可以在系统不扫频时，不启动ADC和ePWM模块，以节约电能）。在系统初始化中还禁止了看门狗操作，配置高速外设时钟预分频器为1，即高速外设时钟为50MHz，低速外设时钟预分频器为2，即低速外设时钟25MHz。在GPIO初始化中，设置GPIO0、GPIO2、GPIO4、GPIO28、GPIO29为外设功能引脚，设置GPIO1、GPIO3、GPIO5、GPIO6为通用输出引脚，以用于控制信号开关CD74HC4066。PIE初始化包括中断寄存器和中断向量表的初始化。为了在系统上电后能够接收到上位机的指令，这里还对SCIA串口模块进行了初始化：设置波特率为9600bi

25、ts/s，8位数据位，1位停止位，无校验位。全局变量的初始化完成对程序中所要使用的各种标志变量和参数的初始化。由于系统上电后并没有立即进行扫频工作，而是在等待接收到上位机的扫频指令后才开始对带阻网络的幅频特性的测量，因此这里并没有对ADC模块和ePWM模块进行初始化，而是将其单独作为一个模块供主程序调用。5.3 ADC、ePWM初始化模块在接收到上位机的扫频指令后，才启动ePWM和ADC进行幅频特性的测量工作。因此设计中把这两个片内外设的初始化作为单独的模块供主程序调用：一方面，系统待机时节约电能；另一方面，重新扫频时方便主程序的调用。ADC初始化操作主要包括启用ADC模块的时钟，设置为同步采

26、样模式和级联模式，配置ADCCLK时钟为12.5MHz。同时设置最大转换信道数寄存器ADCMAXCONV为1，在输入信号选择定序控制寄存器中设置CONV00为0x0，并使能ePWM的SOCA启动SEQ，以及使能SEQ中断。ePWM初始化操作包括启动ePWM模块的时钟，设置ePWM1的计数模式为增减模式；时基时钟预定标为3，高速时基时钟预定标为5，即ePWM1和ePWM2的初始计数时钟频率为100MHz/(8*10)= 1.25MHz；在计数器值为0时引脚输出为低电平，计数器值周期匹配时输出为高电平；周期寄存器值初始化为31250，即输出方波的初始频率为20HZ。由于时钟截止频率比为50:1，因

27、此设置ePWM2的周期寄存器值为ePWM1周期寄存器值除以50，其余设置同ePWM1设置。ePWM3设置计数模式为增模式；初始计数时钟频率与ePWM1、ePWM2相同；使能EPWM3SOCA脉冲的输出，且在计数器发生周期匹配时输出该脉冲，启动ADC转换；周期寄存器值初始化为15625，即ADC采样频率初始化为80Hz。5.4 SCI接收中断模块 SCI接收中断模块主要用于接收上位机的指令。程序中使用全局变量start来表示是否开始扫频。在主程序的全局变量初始化时将start设置为0，即系统上电后直到接收到上位机的指令后才开始扫频工作。在SCI中断子程序中，将SCI接收缓冲寄存器的值赋给star

28、t，如果start为非零值，则表示启动扫频；如果start为0，则系统继续保持等待状态。5.5 ADC中断模块在ADC中断服务子程序中，将完成程序的核心工作，包括信号幅度的计算、将计算结果通过SCI传送给上位机、扫频信号频率的变换以及滤波器的选择控制等。程序流程图如图16所示。图16 ADC中断服务子程序流程图进入ADC中断服务子程序后，首先将ADC转换结果缓冲寄存器ADCRESULT0、ADCRESULT1中的数据分别读取到指定的存储单元adcina0index和adcinb0index中，然后数组下标index加1，以保存下一次转换结果。如果此时index为16，则表示当前频率下已采够足够

29、点的数据，转而进行信号幅度的计算。由于信号幅值是03V之间的浮点值，而TMS320F2808是定点运算处理器，为了提高运算效率，利用TI公司提供的IQmath程序库中的相关函数进行运算，这样浮点运算就转换成速度快得多的整数运算。其主要计算代码为：void computation(void) _iq A1,A2,A,B,S; /使用IQmath中IQ格式的变量int n;/A0通道采集信号的幅值计算for(n=0;n16;n+) /将采样值转换成相应的IQ格式 adcvaluen = _IQ(adcina0n*3.0/4096);/实部运算A1 = 0; for(n=0;n16;n+) A1 +

30、= _IQmpy(adcvaluen,cos_tablen);/虚部运算A2 = 0;for(n=0;n16;n+) A2 += _IQmpy(adcvaluen,sin_tablen);/求复数的幅值A = _IQmag(A1,A2); /B0通道采集信号的幅值计算for(n=0;n16;n+) adcvaluen = _IQ(adcinb0n*3.0/4096);/实部运算A1 = 0; for(n=0;n16;n+) A1 += _IQmpy(adcvaluen,cos_tablen);/虚部运算A2 = 0;for(n=0;n16;n+) A2 += _IQmpy(adcvaluen,

31、sin_tablen);B = _IQmag(A1,A2); /将由两个通道计算出的值求平均S = (A+B)/2;/将S转换成浮点数后再放大一定的倍数，以便于SCI传送 ampvalue = (unsigned int)(_IQtoF(S) * 64);计算结束后，将结果和当前扫频信号的频率通过SCI发送给上位机，并将index复位为0。如果当前扫频信号的频率大于20KHz，则置start=0，结束扫频。系统将处于待机状态，直至接收到上位机重新发给的扫频指令。否则，通过更改ePWM相应设置，并选择合适的低通滤波器，产生下一扫频信号，具体程序流程图如图17所示。在所有工作完成后，复位序列发生器

32、SEQ1，清除SEQ1中断标志位INT_SEQ1，清零PIEACK中的第1组中断对应位，以响应下一次中断。前面已经分析过，在系统使用100MHz产生PWM波时，随着扫频信号频率的增加，步进频率不能达到1Hz。为了避免出现前后两个扫频信号的频率相同，使用while循环来进行判断和修改。首先每次将计算得的ePWM1的周期寄存器值保存在全局变量Prdtmp中，在需要产生下一扫频信号时，将当前计算得的tmp与上一次保存的Prdtmp进行比较。如果两者相等，则表示当前扫频信号的频率与上一次相同，需要继续增加频率值，直至重新计算得的tmp与Prdtmp不相等。这时才使用该tmp值设置ePWM1、ePWM2

33、、ePWM3的周期寄存器值。5.6 PC机终端显示程序的设计上位机（PC）的终端显示程序使用C+语言编写而成，主要用来实现通过串口向DSP发送指令和接受来自DSP的数据并显示。此外，还添加了数据结果的保存、打开和查询功能。完整的终端显示程序界面见附录 图17 产生下一扫频信号程序流程图 6 系统关键设计与创新本系统的关键就是合理利用DSP的PWM模块产生稳定的正弦扫频信号，为后面准确测量带阻网络的幅频特性提供基础。设计中充分利用了开关电容滤波器TLC04截止频率可控的特点，DSP只要负责输出PWM波形和控制TLC04的截止频率即可。方法简单、实用，同时减轻了DSP软件的负担，提高了测量效率。创

34、新点如下：（1）充分利用了DSP C2000系列丰富的外设资源，扫频信号的产生和幅频特性的测试全是使用TMS320F2808内部模块进行设计，减少了外围电路，提高了资源利用率。（2）结合系统实际情况，在DFT的基础上，优化了幅频特性测试的算法。相比较DFT或FFT运算，极大地减少了运算量，提高了运算速度。7 评测与结论7.1评测音频频率数字扫频仪使用IWATSU SS-7082双通三踪示波器进行测试，示波器的频率范围为20MHz，满足测试要求。（1）扫频信号的幅值经过测试，系统正弦波波形的峰峰值最终基本稳定在1.76V，满足0-3V的要求。（2）输入阻抗、输出阻抗的测量由DSP产生频率为10K

35、的信号波形，测量信号调理1输出端正弦波的峰峰值V1=1.77v；在信号调理1输出端串联一个600 的电阻后接地，再次测量信号调理1输出端波形的峰峰值V2=0.88v。比较V1、V2的值，V2约等于V1的一半，可估算出信号调理1的输出阻抗约为600。将信号调理1输出端直接与信号调理2输入端相连，再次测量信号调理1输出端或信号调理2输入端波形的峰峰值V30.88v，V3的值约为V1的值的一半，因此，可估算出信号调理2的输入阻抗约为600 。（3）带阻网络频率特性的测试在选取的各个频率点处，测量带阻网络的输入、输出信号的幅度值，计算出带阻网络在该频率点出的频域特性，与PC端显示界面读取的结果的比较见

36、下面表1。表1 带阻网络频率特性测试数据频率 /Hz带阻网络衰减/dB本设计测试值/dB误差输入/v输出/v502.042.2700.9270.8750.0565001.992.1200.5500.5100.07320001.810.510-11.00-10.560.04024001.780.145-21.78-20.630.05325001.760.144-21.74-21.850.00550001.761.225-3.148-3.0960.017100001.761.710-0.250-0.2410.036160001.761.8500.4330.4430.023 由误差分析可见，本设计方

37、案的测量误差控制在0.1%以内。7.2结论 根据上述测量结果，本设计在误差容许的范围内，均能达到设计指标，这说明本设计方案是切实可行的，能够实现对带阻网络进行幅频特性测试的功能。8 发挥部分：幅频均衡算法的设计8.1 数字幅频均衡方案均衡器用于实现对带阻网络频率特性的补偿，以获得平坦的幅频响应。有以下几种方案：方案1：采用自适应滤波器。以最小均方误差为准则，根据输入信号的改变，通过滤波器输出信号与参考信号之间的误差，自动调整滤波器的系数，以达到时变最佳滤波器，适合于未知信号或非平稳信号的处理。方案2：采用无限冲激响应滤波器（IIR）。IIR滤波器设计简单，实现的阶数较低。但它具有非线性相位，且由于其为反馈型结构（即传递函数存在极点），对滤波器参数的精度要求较高，否则可能引起振荡或发散。方案3：采用有限冲激响应滤波器（FIR）。FIR 滤波器采用非递归结构，可以得到严格的线性相位，运算误差较小，且传递函数不存在极点，稳定性好。但与IIR 滤波器相比，相同条件下需要的阶数更高，导致延迟时间较长。由于本系统对固定网络进行幅频均衡，方案1的优势无法体现，同时为了保证系统的稳定性，选取方案3。8.2 FIR滤波器设计目前FIR滤波器的设计方法主要有三种：窗函数法、频率取样法和切比雪夫等波纹逼近的最优设计方法，最常用的是窗函数