通信设计练习M序列1

1、通信系统电路设计练习：M序列编码 / 解码器的设计作业的背景及训练目的 为了给通信专业的同学们提供一个设计实践的机会， 在最短的时 间段掌握数字设计的动手能力，提高 Verilog 语言的使用能力， 所以专门设计了这样一个难度适中的数字通信系统设计练习。 本 练习是根据工程实际问题提出的， 但为了便于同学理解， 对设计 需求指标做了许多简化。希望同学们在设计例和老师的指导下， 一步一步地达到设计目标。 期望同学们能在两至三周， 参考设计 例，独立完成自己的设计任务， 在这一过程中学习用 Verilog 编 写 RTL 代码和仿真验证用测试代码技术， 以及用综合器进行综合 的技术、并熟练掌握较复

2、杂数字系统的多层次的仿真验证的方 法，以逐步提高同学在设计工作中的自信心。1 1 M 序列介绍： M序列是 PN(pseudo noise )伪随机噪声中最广为人知的一种， 主要用在扩频率通信中，先简要介绍一下扩频通信工程的原理， 然后分析 M序列的数学特性从而回答即为什么要选择 M序列，然 后再谈谈 M 序列在扩频应用中的局限性。有了一定的理论基础 后，我们就可以开始讨论怎样用具体的硬件实现应用 M序列的扩频通信的发射端和接收端电路。1.2 扩频通信的短暂的历史有关扩频通信技术的观点是在 1941 年由好莱坞女演员 Hedy Lamarr 和钢琴家 George Antheil 提出的。基于

3、对鱼雷控制的安 全无线通信的思路， 他们申请了美国专利 #2.292.387 。不幸的是， 当时该技术并没有引起美国军方的重视，直到20 世纪八十年代才引起关注，将它用于敌对环境中的无线通信系统。扩频通信技术解决了短距离数据收发信机、如：卫星定位系统 (GPS)、 3G移动通信系统、 WLAN (IEEE802.11a, IEEE802.11b, IEE802.11g) 和蓝牙技术等应用的关键问题。扩频技术也为提高 无线电频谱的利用率 ( 无线电频谱是有限的因此也是一种昂贵的 资源 )提供帮助。1.3 扩频技术理论证明在 Shannon 和 Hartley 信道容量定理中可以明显看出频谱扩展的

4、 作用：C = B Log 2 (1+ S/N)式中： C 是信道容量、单位为比特每秒 (bps) ，它是在理论上可 接受的误码率 (BER)下所允许的最大数据速率； B 是要求的信道 带宽，单位是 Hz；S/N 是信噪比。 C 表示通信信道所允许的信息 量，也表示了所希望得到的性能，带宽 （B） 则是付出的代价，因 为频率是一种有限的资源， S/N表示周围的环境或者物理特性 （ 障 碍物、干扰发射台、冲突等 ）。 用于恶劣环境 （ 噪声和干扰导致 极低的信噪比 ） 时，从上式可以看出 ：为了提高信息的传输速率 C，可以从两种途径实现，既加大带宽 W或提高信噪比 S/N。换 句话说，当信号的传

5、输速率 C 一定时，信号带宽 W和信噪比 S/N 是可以互换的， 即增加信号带宽可以降低对信噪比的要求， 当带 宽增加到一定程度， 允许信噪比进一步降低， 有用信号功率接近 噪声功率甚至淹没在噪声之下也是可能的。 扩频通信就是用宽带 传输技术来换取信噪比上的好处， 这就是扩频通信的基本思想和 理论依据。 1.4 扩频技术的优点1、抗干扰性强，误码率低如上所述， 扩频通信系统由于在发送端扩展信号频谱， 在接收端 解扩还原信息，产生了扩频增益，从而大提高了抗干扰容限。根 据扩频增益不同， 甚至在负的信噪比条件下， 也可以将信号从噪 声的淹没中提取出来， 在目前商用的通信系统中， 扩频通信是唯 一能

6、够工作于负信噪比条件下的通信方式。2 、 易于同频使用，提高了无线频谱利用率 无线频谱十分宝贵， 虽然从长波到微波都已得到开发利用， 仍然 满足不了社会的需求。为此，世界各地都设计了频谱管理机构，用户只能使用申请获得的频率， 依靠频道划分来防止信道之间发 生干扰。由于扩频通信采用了相关接收这一高技术，信号发送功率极低（ 1W，一般为 1100mW），且可工作在信道噪声和热噪声背景 中，易于在同一地区重复使用同一频率， 也可以与现今各种窄带 通信共享同一频率资源；.3 、 抗多径干扰在无线通信中， 抗多径干扰问题一直是难以解决的问题， 利用扩 频编码之间的相关特性； 在接收端可以用相关技术从多径

7、信号中 提取分离出最强的有用信号， 也可把多个路径来的同一码序列的 波形相加使之得到加强，从而达到有效的抗多径干扰。4、 扩频通信是数字通信，特别适合数字话音和数据同时传输， 扩频通信自身具有加密功能，性强，便于开展各种通信业务。扩 频通信容易采用码分多址、 语音压缩等多项新技术， 更加适用于 计算机网络以及数字化的话音、图像信息传输；.5 、 扩频通信绝大部分是数字电路，设备高度集成，安装简便， 易于维护，也十分小巧可靠，便于安装，便于扩展，平均无故障 率时间也很长；6、 另外，扩频设备一般采用积木式结构，组网方式灵活，方便 统一规划，分期实施，利于扩容，有效地保护前期投资。1.5 频谱的扩

8、展的实现和直接序列扩频频谱的扩展是用数字化方式实现的。 在一个二进制码位的时段用 一组新的多位长的码型予以置换， 新码型的码速率远远高出原码 的码速率，由傅立叶分析可知新码型的带宽远远高出原码的带 宽，从而将信号的带宽进行了扩展。这些新的码型也叫伪随机( PN)码，码位越长系统性能越高。通常，商用扩频系统PN码码长应不低于 12 位，一般取 32 位，军用系统可达千位。 目前常见的码型有以下三种：1) M 序列，即最长线性伪随机系列；2) GOLD序列；3) WALSH函数正交码。2M序列的产生调制和解调原理M 序列是对最长线性反馈移位寄存器序列的简称，它是一种由带 线性反馈的移位寄存器所产生

9、的序列，并且具有最长周期。带线性反馈的移位寄存器设定各级寄存器的初始状态后，在时钟 触发下，每次移位后各级寄存器状态都会发生变化。观察其中一 级寄存器（通常为末级）的输出，随着移位时钟节拍的推移会产 生一个序列，称为移位寄存器序列。可以发现序列是一个周期序 列，其周期不但与移位寄存器的级数有关，而且与线性反馈逻辑 有关。在相同级数情况下，采用不同的线性反馈逻辑所得到的周 期长度不同。此外，周期还与移位寄存器的初始状态有关。 一般情况下，用于产生 M序列的 n 级线性反馈移位寄存器的结构 图如下：表示模 2 相加图中的 a0 作为输出信号所得到的就是我们需要的M序列了，可以看出一个完整的 n 级

10、 M序列是由一个相应的线性反馈逻辑表达式 来得到的：an C1an 1 C2an 2 C3an 3C na0将左边的 an 移到等号右边可以写成为：Cian ii0为了便于计算我们通常将上式与一个多项式项（即本原多项式） 对应起来以简便得到 M序列：nF xCi xii0基于不同级的线性反馈逻辑表达式，我们可以得到不同长度的 M 序列的本原多项式如下（表 1）：n代数式33x x 144x x 1552x x 166x x 1a4 到 a0 初始值（不能为从表 1 中我们可以查到 5 级 M 序列所对应的本原多项式为 x5 x2 1，从而得到其线性反馈逻辑表达式为 a4=a1 a0 ，更进 一

11、步得到下面的 M序列产生的结构图：可以看出我们在这里只需要设定好 00000），就能够得到一组 5 级 31 位的 M序列了。在此我们将其初 始值设为 10000（a4a3a2a1a0） ，通过上面结构图的推算可以得到 其 31 位 M 序列编码为： 001 （由右至左依次按顺序生成） ，发送 端需要调制的信号， 与这 31 位数进行异或运算。 我们实际在发送 信号的时候采用相位调制（ PSK）方法，即将 1 相应的调制为 1， 0调制为 -1 ；则可以得到传输中的 M序列。以需要发送的信号是 1 为例，具体调制解调步骤如下（假设没有噪声情况下） ：1、1 分别与 31 位 M序列进行异或运算

12、，得到 1102、将第一步得到的 M序列中的 1相应的调制为 01（1），0 调制为 11（-1 ）后输出 01，01，11，01，11，11，01，01，11，11，11， 11，11，01，01，01，11，11，01，11，11，11，01，11，01， 11，01，01，01，01，11，而输出的顺序依次为 11，01，01，01 11，01，01。同理可知 0 经过调制得到的序列会与 1 经过调制得 到的序列相反。3、接收端知道发送端的 M序列为 001 （ a30 a29 a2a1a0）， 将收到的第一个数的符号位与 a0 相比较如果是相同则在基值 （为了方便讨论基值可取 0）上加

13、上一个正数（为接收端接收到 的数的绝对值） 不同的话则减去一个正数， 同理第二个数的符号 位与 a1 比较若相同则在上一个累加值上相加一个正数，不同的 话则减去一个正数，依此类推，当第 31 个数与 a30 比较完后， 若发送端的发送数据 1 的话此时的累加值为 31，若发送端的发 送数据 0 的话此时的累加值为 -31 ，通过判断在第 31个数时的累 加值，我们可以知道发送是 1 还是 0，当第 31个数与 a30 比较 过后，第 32个数与 a0比较，就这样依此规律，每隔 31 个数就 判断输出是 1 还是 0。但实际的通信信道中有各种各样的噪声，通常有加性噪声信道， 线性滤波器信道， 以

14、及线性时变滤波器信道， 上述的三个信道数 学模型， 足以概括实际应用中遇到的大多数物理信到特性。 在本 文中主要考虑的是加性噪声信道。并且通过实验程 序证明，上 文中所提到的 M序列有抗干扰性强，误码率低这一特性。通信系统最简单的数学模型就是加性噪声信道， 在此模型中， 发 送信号 s(t) 受到加性随机噪声过程 n(t) 的损伤。送物理意义上 看，加性噪声过程可能来自通信系统接收端的电子元件和放大器 等，也可能来自无线信号传送过程遇到的干扰。 如果噪声主要是 由接收机的电子元件和放大器引起的，则它具有热噪声的性质， 这类热噪声都具有高斯噪声过程的统计特性， 因而信道的数学模 型通常称为加性高

15、斯噪声信道，接收端接收信号的表达式为： r(t)= s(t)+(t) (不考虑信道衰减)。在下面将要介绍的实验中加入随机噪声信号， 此信号的最小值为 -2, 最大值为 2，但通过仿真我们可以发现解调后误码率很小。从频域上解释 M序列有抗干扰性强， 误码率低这一特性， 是由于 在发送端 PN码序列用来将携带信息的基带信号扩展至宽带信号以便在信道上传输。在接收端，接收的信号与PN码一个同步的副本相乘， 得到解扩的窄带信号， 与此同时各种干扰信号将扩展 至宽带。最终的影响是干扰信号功率降低了 W/R，正好等于扩频 系统的处理增益。PN码序列的的副本只对特定的接收机已知，不知道该PN码序列的接收机不能

16、解调信号。因此， PN码序列的使用提供了普通调 制无法实现的隐秘（安全）性。这种安全性以及抗干扰性能增益 是以信道带宽和通信系统复杂程度的增加来换取的。3具体的 FPGA实现对于不同级别的 M序列来说， 抗噪声能力是不一样的， 级数越高 所能承受的外界干扰幅度越大。 在这次实验设计中我们选取的是 从 2 倍噪声中将 5 级 31 位 M 序列信号恢复出来。利用 Verilog 分别编 写 coder 、 add_noise 、 decoder 、 correct 、 Correct_Decoder 、 top 这六个模块，其中 coder 、decoder 、 correct 、是可综合模块，

17、其中 decoder 、 correct 这两个模 块组成为 Correct_Decoder ， add_noise ，是不可综合的，用以 模拟信道的加性噪声， top 是测试文档。具体各个模块的作用如 下：coder 模块：此模块的基本功能按照上文所说的方法将待调信号与 M 序列 的每一位进行异或， 到达扩频的目的， 而后为了实际需要将扩频 结果的 1 调制为 01（ 1） 0 调制为 11（-1 ）。但是一个工程系统 只有这个基本功能是不够的， 由于我们面对的是非理想的信道模 型必需还要有一些附加的功能： 1、在发送数据之前先发用与给 接收端捕捉同步头。 2、每发送 512 个字节，就发送

18、 0000，来检 测接收双方是否依旧保持同步。 3、在介绍 M 序列的产生原理及 具体的调制和解调原理时， 知道通过扩频可以在有噪信道大降低 误码率，但是仍有误码， 具体是传 1万个 2 位的十六进制数就有50 多个错误的数据。能不能进一步减少误码率呢？。为了减少 误码率，通过分析数据，我们可以发现误码分布的比较散，所以 选择汉明码就能达到纠错的目的。在每发送四位信息位 ( a6a5a4a3)后我们发送三位监督位( a2a1a0)从而达到纠错的 目的。汉明码是一种能纠一位错的线性分组码， 由于它的编译码 简单，在数据通信和计算机存储系统中广泛应用， 如在蓝牙技术 和硬盘阵列中。它的最小码距为

19、3，可以纠正一位错误，但对于 两位错不能检测， 还可能会造成误纠。 尽管发生一位错的概率相 对最高，但在一些要求较高的应用中汉明码不能满足要求。用一个例子说明汉明码的具体原理及方法：我们用 a0 a1 a2 a3 a4 a5 a6 表示七个码元，用 S1 S2 S3 表 示由三个监督方程式计算得到的校正子，并假设S1 S2 S3 三位校正子码组与误码位置的对应关系如下表所示：表AS1 S2 S3误码位置S1 S2 S3误码位置001a0101a4010a1110a5100a2111a6011a3000无错由表可知，当误码位置在 a2 a4 a5 或 a6 时，校正子 S1=1； 否则 S1=0

20、。因此有S1=a6+a5+a4+a2（1）（ 以下运算均为模二运算 ） 当误码位置在 a1 a3 a5 或 a6 时，校正子 S2=1；否则 S2=0。 因此有S2=a6+a5+a3+a1（ 2）同理，有S3=a6+a4+a3+a0（ 3 ）在编码时， a6 a5 a4 a3 为信息码元， 取决于被传输的信息。 由（1）（ 2）（3）可知，监督码元 a2 a1 和 a0 应根据以下监督 方程确定：a6+a5+a4+a2=0a6+a5+a3+a1=0a6+a4+a3+a0=0即a2=a6+a5+a4a1=a6+a5+a3 a0=a6+a4+a3由此得到的 16 个许用码组列于表中表B信息位监督位

21、信息位监督位a6a5a4a3a2a1a0a6a5a4a3a2a1a00000000100011100010111001100001010110100100011110101100101001101100001010110111010100110011111010001110001111111接收端收到每个码组后，计算 S1 S2 和 S3，如不全为 0，则可 按表 A确定误码位置， 然后予以纠正。 例如，接收码组为 0000011， 可以算出 S1S2S3=011，可知在 a3 位置上有一误码。 由于（7，4） 码的最小码距为 Dmin=3，它能纠正一个误码或检测两个误码， 如超过纠错能力，则

22、反而会因“乱纠”而增加新的误码，在本例 中若测出 a2 a1 或 a0 有错，信息位 a6a5a4a3 继续保持原值。 若通过计算 S1 S2 S3 的值，得到信息位有错，则将相应的出错 位的值取反， 在上例中由于 a3上有误码， 所以只要将 a3的值取 反即可。由于汉明码只能纠正单个错误，在实际的运用中，若出 现多个错误的情况，可采用 BCH码， BCH码是循环码的一个重要 子类，它具有纠多个随机错误的能力。Add_noise 模块： 此模块是一行为模块，模拟的是实际传输过程。 这个模块相对比较简单：将前一个 coder 模块多产生的 M序列串 （unnoised_data） 读 入 之 后

23、 加 入 带 符 号 的 2 倍 噪 声 （noise=78YES解调收到的数据 用于捕捉同步序列 串的最后一位数字即0,找50=50=阀值NOYES解调 , 收到 1111YES解调收到的数据,并纠错main_counter=902YESNOasyn_flag 置为高电 平 , 以示没有同步在具体的实现过程中，累加器所赋的初始值都为50。这样做的目的很简单， 为了方便计算和相应的判断。 因为输入的信号可能 是正的也可能是负的； 所做的运算也可能是加法和减法。 如果我 们把基准值都赋为 0，那么在电路实现的过程中会遇到一些麻烦， 举个很简单的例子： 9 位的累加结果寄存器如果为 0(二进制表

24、示为 2b000000000)，加上输入信号 -2(即带符号的 3b110)， 本应当产生 -2 的结果，但是在实际硬件实现的时候却不能得到 我们所要的答案，它的运算方法为：sum:9b000000000 ( 0 )indata: + 3b 110 ( -2 )sum:9b000000110 ( 3 )可以从上边的运算结果中清楚的看出，直接在 0 的基础上进行加 减运算会出现预料之外的结果。这种方法只有通过相应的扩位运 算才可以达到我们所要的结果。也就是说对于输入的 3 位信号 (indata) ，我们必须将其扩充成为相应的 9 位值才可以跟 sum 进 行加减运算。还是以上边数据为例，我们在

25、 indata(2 b110) 数 据一进来就将其扩展成为带符号位 9 位的数据 (9b111111110)， 两者都是表示带符号位的数据 -2 ，但是后者和 sum进行加减时就 不会出现上边的问题：sum:9b000000000 ( 0 )indata:+ 9b111111110 (-2 )sum:9b111111110 （ -2 ）但是这种方法，远不如我们直接将累加器 sum的初始值设定为 50 方便，因为这样一来我们就只在正数的围进行考虑。同样的到达 同步解码状态后，实际也不是将 0 定为判断基准，而是 50。通过 下边的图像可以看出来（图 3.7 ）：图 3.7上边的图形是在找到同步头

26、之后进行同步解码的开始情况。最上 边两个信号是输入信号 indata 和将输入信号经过绝对值运算得 到的结果 psumi，将带符号的 3 位信号转化为不带符号的 2 位数 据，再根据与第 j 位 +M序列符号位与输入数据符号位的比较，选 取相应的加法或者减法运算。从上图中还可以看出，累加器 sum的开始的基准值为 50。每进入 一个数据就在 50 的基准上进行加减法运算。最后当计数器 j 从 0 累加到 31 之后，就做一次相应的判决输出：如果 sum 值大于 50 就输出信号为 1，如果小于 50 就输出为 0。见下图 （图 3.8） ：图 3.8图中在计数器 j 达到 30 的时候，对应的

27、sum值为 12（小于 50），于是 outdata 进行判断输出，输出信号为 0（低电平）。这样就完 成了计数累加判断的过程。上述过程只是完成了最基本的功能，在 coder 模块中我们提到一 个工程系统只有这个基本功能是不够的，由于我们面对的是非理 想的信道模型必需还要有一些附加的功能，相应的解调模块还需 要有些附加功能。1、同步头的捕捉。为了捕捉同步头我们在发送端发送，用 于接收端来捕捉同步。在介绍 M序列的特性时，我们提 到 PN码序列的的副本只对特定的接收机已知， 不知道该 PN码序列的接收机不能解调信号。 理想情况下接收到的 第一个数据与接收端的 M 序列的第一位相比较 , 但是在

28、非理想情况下 , 接发双方的时钟频率及相位都会有差异 , 有可能出现实际上接收到的第一个数据是与接收端的 M 序列的第二位相比较这样一来会有灾难性的后果 , 几乎 不能正确译码。若有同步头的捕捉这个功能，即使发生接收信号与解调端的 M序列不同步，也能正确解调。将 顺序不同的 31 个 M序列储存在 31 个寄存器中，捕捉同 步头时输入的数据同时与这 31个 M序列作用进行累加， 通过与阀值比较大小， 从而在顺序不同的 31个 M序列中 找出与接收数据同步的序列。具体的过程读者可以通 过实验好好体会。在寻找同步的过程中，如果接收到的 31 个信号和本地的 31 位 M序列没有完全同步，那么由 于

29、 M序列的性质使得累加的结果比较小，一般小于10，即使在噪声的干扰下也不会超出 20 的水平；但是如果两 者完全同步， 累加的结果应当在 30 左右。所以我在这里 所选取的阈值为 28，又由于为了方便计算我们将累加器 的初始数值设为 50 当累加器的值大于或等于 78 时，我 们则认为同步，当收到 0 时我们则认为用于捕捉同步的 头文件传完。进入实际的数据传输阶段。在本实验程序 中用了 31 个加法器并行计算。 如果我们称一个数经过调 制后为一个 M序列组，通过移位累加判断找同步头有一 个弊端就是会挪用到别的组的 M序列位。虽然最后是通 过 31 次累加判断阀值， 只要我们保证 “大主流” 不

30、是挪 用其它组的 M序列就可以，但是不可否认的是在没有挪 用其它组的 M序列位而找到同步头的误码率最低。 例如在实验中当 Decoder .en 实际上是 en_coder 时， sum0处取得最大值时的误码率最小。若在非理想情况下 如 en 为 en_coder 1 此时就不是 sum0处取得最大值，此 时误码率比理想情况下大。总之同步头捕捉这个功能使我们的这个小通信系统强健 （Robust ）。2、上文提到，当收到 0 时我们则认为用于捕捉同步的头文 件传完。 进入实际的数据传输阶段， 当实际过程中由于 噪声的影响，有可能使同步头的 0不能正确译出， 无确 判断出传输数据从何时开始，至使输

31、出数据全部错位。 为了避免此情况发生我们在发完先传输数据 0000 再传 输待传数据，接受端收到 0000，后才认为开始接收到 正确数据， 否则认为不同步。 而且在实际应用中收发双 方的晶体振荡器不可能完全一样， 于是就造成了接收双 方的时钟频率不相等， 传输一定数后会由于累积误差使 收发双方无法同步， 所以需要每传输一定的数据后， 都 要传送一些收发双方约定好的信息， 来检测是否维持在 同步状态。这里收发双方约定每传 512bit 信息位（ 64 个字节）后就发送双方约定好的信号（ 0000），如果每 隔 512 个信息位后，接收端没有收到 0000，则将 asyn_flag 置为高电平，

32、从而告诉接收系统已经无确的 接收信号。在给出的程序中在我们是把收发双方的时钟 周期设为相等，读者可以试试将其改为不等，如：在 Top 模块中做以下改动：always #100 coder_clk_31=coder_clk_31;always #100.001 decoder_clk_31=decoder_clk_31;always #(31*100)coder_clk_1=coder_clk_1;always #(31*100.001)decoder_clk_1=decoder_clk_1;(注意：此时要将 timescale 1ns/1ns 改为 timescale 1ns/1ps )改动后

33、再仿真我们可以发现从第 229 个数就开始出错， 第 257 个数后由于不同步接收端无确的收到同步检测信 号( 0000)，故 asyn_flag 置为高电平，从而告诉接收 系统已经无确的接收信号。 此时接收端 asyn_flag 信号 发给发送端，从而发送端和接收端重新置位，并且通过 软件控制将上 64 个数据重发。读者还可以按照 Top 模块所给的提示， 试试接发双方的 时钟相位不一样的情况。3、为了进一步减小误码，我们在 coder 模块中采用了汉明 码用于纠错，相应的在解调端的 correct 模块每收到四 个信息位（ a6a5a4a3）和三个监督位（ a2a1a0）后根据：S1=a6

34、+a5+a4+a2 （ 1）S2=a6+a5+a3+a1（ 2）S3=a6+a4+a3+a0（ 3）这三个式子分别算出 S1 S2 S3 ，通过下表可知具体 是那一位出错， 若是监督位出错不予理会， 若是信息 位出错，则判断具体是那一位出错再将其取反即可。读者可以试着把纠错功能去掉， 在理想同步解调的情 况下（即解调端捕捉同步头时 sum0处取得最大值）去 掉纠错功能将会发现传输一万个字节有七十多个错误。 而在同样的条件下有纠错功能的话传输了四万个字节 才发现一个错误。 由此可见在此系统中利用汉明能满足 降低误码率的要求。S1 S2 S3误码位置S1 S2 S3误码位置001a0101a4010a1110a5100a2111a6011a3000无错Top模块：此模块是不可综合模块，用于产生激励信号，以及通过和发送端的输入信号相比判断解调信号是否正确。 程序中每次 生成一个字节即八位二进制数然后通过移位的方式将数一个个 输出作为待调制的数据， 而将解调输出的数据， 转化为一个字节 的数与原输入数据进行比较。 所以有了这个比较过程就可以很方 便的知道解调出来的数是否正确。4后仿真的实现本