毕业论文-cmos运算放大器版图设计

摘要根据基本CMOS集成运算放大器的电路特点及设计指标，编制了HPSPICE电路通用分析源程序，由模拟结果推导出各模拟参量与其决定因素之间的关系，进而确定了由设计指标决定的版图几何尺寸和工艺参数，提出了伸缩性版图设计的思想，建立了从性能指标到版图设计的优化路径，为实现模拟集成电路版图的自动设计提供了初步的步骧和程序。运算放大器的版图设计，是模拟集成电路版图设计的典型利用HSPICE对设计初稿加以模拟，然后对不符台设计目标的参数加以修改并迭代模拟，重复这一过程，最终得到优化设计方案，其关键在于寻求目标与决定因素之间的关系。关键词集成电路；运算放大器；版图设计；布局ABSTRACTACCORDINGTOTHEBASICCMOSINTEGRATEDCIRCUITOPERATIONALAMPLIFIERCHARACTERISTICSANDTHEDESIGNOFINDICATORS,THEPREPARATIONOFTHEGENERALCIRCUITANALYSISHPSPICESOURCE,DERIVEDFROMSIMULATIONRESULTSOFTHESIMULATIONPARAMETERSANDTHEIRDETERMINANTSTHERELATIONSHIPBETWEENDESIGNANDTOIDENTIFYINDICATORSOFTHEDECISIONBYTHEGEOMETRYOFTHELAYOUTANDPROCESSPARAMETERS,THEAFLEXIBLELAYOUTIDEAS,THEESTABLISHMENTOFPERFORMANCEINDICATORSTOOPTIMIZETHELAYOUTOFTHEPATH,FORITISANALOGINTEGRATEDCIRCUITSAREDESIGNEDTOPROVIDEAUTOMATICLAYOUTAPRELIMINARYSTEPXIANGANDPROCEDURESTHETERRITORYOFOPAMPDESIGN,ANALOGINTEGRATEDCIRCUITSISATYPICALLAYOUTUSINGHSPICESIMULATIONTODESIGNTHEFIRSTDRAFT,ANDTHENONTAIWANDOESNOTMODIFYTHEPARAMETERSOFDESIGNOBJECTIVESANDITERATIVESIMULATION,REPEATTHEPROCESS,THEFINALOPTIMIZEDDESIGN,THEKEYISTOSEEKITSOBJECTIVESANDTHERELATIONSHIPBETWEENTHEDETERMINANTSKEYWORDSINTEGRATEDCIRCUITSOPERATIONALAMPLIFIERLAYOUTDESIGNLAYOUT目录第1章引言111课题背景112电路设计流程113主要工作以及任务分配5第2章版图基础知识621版图中的层622设计规则1123电容1524电阻1625保护环1826MOS集成运放的版图设计19第3章基本CMOS集成运算放大器模式简介2131反向放大器由压控电流阱或电流预源与负载组成2132CMOS差动放大器2233版图对电路的影响差分放大器23第4章CMOS集成运放的版图设计2941设计指标和电路结构2942CMOS运放版图参数的确定2943HSPICE使用简介3244CADENCE使用说明3545CMOS运放版图设计4247电阻版图设计49第5章总结52参考文献53致谢词55外文资料原文57外文资料翻译文62第1章引言11课题背景运算放大器（常简称为“运放”）是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”，此名称一直延续至今。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，如今绝大部分的运放是以单片的形式存在。现今运放的种类繁多，广泛应用于几乎所有的行业当中。编辑本段历史运算放大器最早被发明作为模拟信号的运算单元，是模拟电子计算机的基本组成部件，由真空电子管组成。第一块集成运放电路是美国仙童（FAIRCHILD）公司发明的A741，在60年代后期广泛流行。直到今天A741仍然是各大学电子工程系中讲解运放原理的典型教材。运算放大器的版图设计，是模拟集成电路版图设计的典型利用HSPICE对设计初稿加以模拟，然后对不符台设计目标的参数加以修改并迭代模拟，重复这一过程，最终得到优化设计方案，其关键在于寻求目标与决定因素之间的关系。12电路设计流程121电路设计概述本节先简要说明CMOS电路设计流程，它主要包括确定目标、电路仿真、版图制作和电路测试4步1。完整的CMOS电路设计包含多个步骤，这里将它简要分成4步，如图11所示。下面对各步的工作进行说明。第一步是确定设计目标。根据对目标的要求,以及所使用的电路工艺，决定具体的电路指标。这些指标包括电源电压、功耗、增益、带宽、失真、噪声、输入输采用工艺电路性能描述第一步确定目标电路指标第二步电路仿真满足指标要求的电路原理图第三步版图制作符合设计规则，和原理图一致的版图第四步电路测试测试结果图11电路设计流程出动态范围、电路面积等。在这一步设计者要对目标有深入透彻的理解，并可通过建模等方法验证目标的可实现性，保证后续工作的顺利进行。第二步是构造电路并进行仿真。这一步通常也叫做电路设计。不过，这个“设计”只是整个电路设计流程中的一步。仿真工具器件模型版图工具设计规则生产厂家制作集成电路芯片制成的芯片测试仪器测试电路封装芯片第三步是版图制作。电路原理图只是器件符号和连线关系的抽象表示，并不等于实际的物理电路，我们需要将原理图转化成具有物理意义的版图，确定电路的实际形状。版图中的器件代替原理图中的符号，版图中的导线代替原理图中的连线，版图的形状就是最终制造的电路的形状。可以说，所见的版图即所得的电路。版图制作中使用EDA工具，根据设计规则，将原理图落实为可物理实现的电路，最终结果是提交给生产厂家的数据文件。人们通常将第二步的电路仿真叫做“前端设计”，将第三步的版图制作叫做“后端设计”。完成版图之后，将数据文件提交给晶片制造厂进行生产，这一过程叫做“流片”一般经过6周8周时间，厂家制造好电路，将芯片返回设计者手中。第四步是对做好的电路（芯片）进行测试。将芯片封装在管壳或测试PCB板上，使用测试仪器，通过外围电路设计测试，得到设计电路的测试结果。经过“确定目标电路仿真版图制作流片测试”4个步骤，才算完成全套的电路设计流程。将测试结果和最初的电路指标比较，得出电路设计的总结。在此基础上准备下一次的电路设计。122版图制作在了解了CMOS电路设计流程之后，我们接着说明其中的第三步版图制作的详细过程。如图12所示，首先是根据电路原理图画出对应的版图，其实就是把对应的器件摆好，完成连线。因为电路的制造精度有限，所以版图必须满足一定的要求。举一个简单的例子，电路中两条导线必须保持一定间距，否则它们会连在一起。这些电路制造中的种种限制归纳在一起就是版图设计规则按照设计规则画完版图之后，接着就要对它进行检查。因为版图是由人来画的，所以不可避免地存在或多或少的错误，这时就由软件来进行“设计规则检查”（DESIGNRULECHECK，DRC）。软件检查所依据的是DRC文件，它和画版图时使用的规则是一致的只不过规则文件是给版图设计者参考用的，而DRC文件则是为软件编写的。当版图没有DRC错误，完全合乎设计规则后，再依靠LVS文件，将它和电路原理图进行比较。如果两者不同，说明版图存在错误，经过修改之后还要重复DRC、LVS的过程。如果两者相同，说明版图和原理图一致，到这一步就完成了版图的制作。完成版图后，可以利用工具提取版图中的寄生参数，对包含这些寄生参数的电路再次进行仿真，从而更准确确定电路的性能。最后把图形格式的版图文件转换成通用格式的二进制文件（GDS文件），提交给生产厂制造。图12版图制作步骤123流片完成版图之后，就可以向生产厂家提交文件进行电路制造了。CMOS集成电路生产工厂先进的工艺将各种各样的电路制作在以硅为衬底的圆片上，也就是通常所说的“晶片”（WAFER）。因为建造集成电路生产线的成本极高，因此一次性流片的费用十分昂贵。为了降低流片成本，就需要尽量占满硅片上的空间。对于科研性质的小规模流片，厂家会规定最小的单位流片面积，例如55。这一面积一般来说仍然很大，所以在这个正方形之内又可能包含多个电路的版图。图13是具体的说明。厂家生产的产品是包含了多个集成电路的晶片，晶片分成一个个单位面积小块，这些小块既可能是相同的集成电路，也可能是不同的集成电路。小块之间留有空隙，可以根据需要划开。这些小块就是我们通常所说的“芯片”（CHIP）。在整个流片过程中，设计者向生产厂家提交芯片版图文件（单位面积小块内所有电路的版图之和），厂家完成电路制造后，向设计者提供一定数量的芯片。电路原理图画版图设计规则DRC检查DRC文件LVS检查LVS文件版图文件图13晶片芯片电路设计13主要工作以及任务分配本文的主要工作是对CMOS运放电路通过HSPICE，由模拟结果推导出各模拟参量与其决定因素之间的关系，进而确定了由设计指标决定的版图几何尺寸和I艺参数进行验证。本设计对电路中的电阻、电容、差分放大器等重要元件采用了考虑电气特性的版图设计技术，如匹配性和对称性。为防止闩锁效应，本设计还运用了保护环保护整个电路。此外，本设计对整个电路采用了提高可靠性的版图技术以保证CMOS运放电路的稳定可靠。整个过程为四个阶段第一阶段为准备阶段收集资料，了解有关CMOS运放。第二阶段为资源整理阶段把有关资源整理出来，汇众并收集，为着手毕业设计进行知识储备。第三阶段为研究落实阶段这一阶段开始着重我要进行的毕业设计所要用的各种仿真软件的熟悉，本人的毕业设计所要用到的有HSPICE，CANDENCE两种软件。第四阶段为总结归纳阶段这一阶段主要做的就是检查毕业设计，排版。在指导老师帮助下对毕业设计进行检审，对不足的地方进行修改。第2章版图基础知识21版图中的层为了更好理解版图的概念，我们先从MOS管说起。如图21的PMOS管，左边是电路原理图中的符号，右边是物理结构图。在PMOS管结构图中，包含了P衬底、N阱、P有源区、栅极下氧化层、多晶硅栅以及引出G、D、S、B各级的接触孔。基本上，它们是一层一层从下到上叠在一起的。因此，一个MOS管包含了多层结构。图21PMOS符号和物理构造MOS管的制作过程正是按照它的物理从下到上进行的。简单地说，最初只有硅片一层；然后在硅片P衬底上制作N阱，这是第2层；在N阱内部注入有源区，这是第3层；在有源区上产生氧化物，作为栅极下的氧化层，这是第4层；在氧化层上增加多晶硅栅，这是第5层；最后在MOS管各级上打接触孔，使MOS管能通过金属和其他电路相连，这是第6层。MOS管每一层的制作又包含若干个步骤。实际上除了提到的这6层外，还会加入其它物质层以保证制作的可靠性。整个电路的制作使用了多项工艺，需要执行上百个步骤。这里我们只要知道集成电路是分层制造，器件具有多层的结构。既然集成电路是一层一层制作出来的，那么作为表示它物理构造的版图自然也使用不同的层来表示电路、器件的结构。这些层基本和实际电路中的物理层相对应。表21列出了版图中常见层的名称以及它的含义。不同厂家提供的工艺文件中，这些层的名称可能不同，但他们的定义类似。不同的工艺使用的层数有多有少，但都会包含制作NMOS管和PMOS管需要的各层，以及连接用的金属层。表21版图中层的定义层名含义NWELLLN阱，PMOS管在N阱中制作DEEPNWELLL深N阱，做在P型衬底上，在深N阱内做P阱PWELLLP阱，做在深N阱内，和P型衬底隔离。当NMOS管做在整个硅片的P型衬底上时，它的衬底一般接最低电位；如果做在P阱内，它的衬底可以接任意电位NSUBN型衬底偏置，掺杂浓度高于N阱，用来连接金属导线，给N阱偏置电位PSUBP型衬底偏置，掺杂浓度高于P阱，用来连接金属导线，给P阱偏置电位NACTIVENMOS管有源区，做在P型衬底或P阱中PACTIVEPMOS管有源区，做在N阱中NIMPLANTNACTIVE的外延，用来保证NACTIVE的精度PIMPLANTPACTIVE的外延，用来保证PACTIVE的精度POLY多晶硅层，可用做MOS管栅极，多晶硅电阻、PIP电容的下级板RDUMMY标明多晶硅电阻范围的冗余层CPOLYPIP电容的上级板CMETALMIM电容的上级板CONTACT连接第1层金属和下面各层的接触孔METAL1第1层金属VIA1连接第1层、第2层金属的过孔METAL2第2层金属VIA2连接第2层、第3层金属的过孔METAL3第3层金属VIA3连接第3层、第4层金属的过孔METAL4第4层金属VIA4连接第4层、第4层金属的过孔METAL5第5层金属PAD标明PAD范围的冗余层ESD标明ESD电路范围的冗余层以CMOS反相器为例，基本原理很简单，当输入高电平时，NMOS导通，输出端连接到地；当输入端为低电平时，PMOS导通，输出端连接到VDD。版图的目的就是要以图形的方式形成这两个MOS管，并且有输入、出端，还有连接点连接到地或电源。有源区加POLY自对准形成MOS管子，输入为POLY，输出为金属连线，连接点为CONTACT。首先创建新的CELLVIEW背景代表P型衬底，材料为SI100电阻率约510CM，清洗后生长约200氧化层，再以LPCVD低压化学气相沉积沉积氮化硅约800A。WAFER厚度大约为750UM，但最后打磨贴片后的厚度大约只有约250UM。10000A1UM氧化层的应用大致可分为屏蔽、遮蔽、场区及局部绝缘、衬垫、缺陷去除、栅介电层、浅沟槽阻挡，厚度依次约为200A、5000A、30005000A、100200A、|VTP|,总是处于饱和状态。因此，当VIN等于VSS时，M1的漏电流为0，VDS2的值等于VT2，所以，VOUTVDD|VT2|，这是最大的输出电压。当VIN从VSS增大至大于VT1时，M1导通，VOUT下降。随着VIN的增加，M1和M2中的电流也增加。|VDS2|随电流的平方关系而增加。当VDS1VGS1VT1时，即VOUTVSSVINVSSVT1或VOUTVINVT1，M1饱和。当输出下降至VOUTW2CAP2DSG，得出当NWDS/2CAPGDS时，FINGERN的整体面积大于FINGER1的面积。如果DSXCAP,GYCAP则NW/2CAPX/XY，FINGERN如果YZX，其中ZG/D，则NW/21ZCAP，将1ZCAP作为一个整体K，则NW/21/K，K1G/DSCAP上式可知K越小，N越大，也就是K越小画成多个FINGER的形式越合算。更直观讲就是栅宽度过大于源漏极的宽度，或者栅超出有源区很大值时，画成FINGER态就不太经济了。以图例的值计算结果N60，当然拆分来画，还是要是电路的性能作为最终的依据。这里建议取N为偶数根SOURCE端在两边，DRAIN端在中间，注意（以图为例）水平宽度与垂直高度相对比例。尾流源器件目的是提供稳定的电流，其实可以是镜像电流源的一部分，所以画法已经在上次讨论过了。不过考虑与另一晶体管相距较远，应以METAL作为连线。晶体管失配会造成很大的影响，为保持晶体管的匹配通常的做法有，中心对称和质心对称（交叉对称）法，这些可以运用在制程偏差很大的项目中。在先进的工艺里，这方面的所占的比重在逐步下降，甚至可以忽略，在种情况下的匹配就是将晶体管尽量靠近，比如共用。二、差模输入变化引起输出的变化电路对称RD1RD2RDVGS1VGS2VGSGM1GM2GMVXVYVXVY2VXVXGMVGSRDVIN1VIN2VIN1VIN22VIN1VIN1VGS2GMVGSRSSAVDVXVY/VIN1VIN2VX/VIN1GMRD/12GMRSS仅负载失配RD1RD2VGS1VGS2VGSGM1GM2GMVXGMVGSRD1VYGMVGSRD2VXVYGMVGSRD1RD2VIN1VIN2VIN1VIN22VIN1VIN1VGS2GMVGSRSSAVDVXVY/2VINGMRD1RD2/2/12GMRSS仅晶体管失配BETA1BETA2GM1GM2VGS1VGS2VIN1VIN2VIN1VIN22VIN1VIN1VGS1VIN2VGS22VIN1VGS1VGS2VIN1VGS1GM1VGS1GM2VGS2RSSVIN2VGS2GM1VGS1GM2VGS2RSSVIN1VIN2VGS2VGS112GM1RSS/12GM2RSSVXGM1VGS1RDVYGM2VGS2RDVXVYVGS1RDGM1GM24GM1GM2RSS/12GM2RSS2VIN12VGS11GM1RSSGM2RSS/12GM2RSSAVDVXVY/VIN1VIN2VXVY/2VIN1AVDRD/2GM1GM24GM1GM2RSS/1GM1RSSGM2RSS三、视RSS为电流源时，VXVY/VIN1|DUTOVIN1RD1/1/GM11/GM2RD2/1/GM21/GM1VXVY/VIN2|DUTOVIN2RD2/1/GM21/GM1RD1/1/GM11/GM2AVDVXVY/VIN1VIN2RD1RD2/1/GM11/GM2如果RD1RD2RD，GM1GM2GM，则AVDGMRD如果RD1RD2RD，GM22GM1GM，则AVD4/3GMRD第4章CMOS集成运放的版图设计41设计指标和电路结构负载电容CL30PF开环增益低频60DB电源电压5V,0直流功耗100MHZ42CMOS运放版图参数的确定二级运放工作原理第一级采用差动共源共栅器件得到高的电压增益，使用差动信号优点是能有效抑制共模噪声，输出电压摆幅是单端输出的两倍，偏置电路简单，输出线性度高。M1和M2作为输入管，M5为差动放大器提供偏置电流。第二级采用有源负载共源级放大器以得到高的输出摆幅，M6为有源负载，M7为共源级放大器的输入管。电容CC为密勒补偿电容，在VO接一个电容CL到低，为输出端的负载电容其作用是提高运放的转换速率。，通过对工艺参数和模型参数的适当选取和修改，编制了源程序，适当选取了各管的值直流分析结果表明，各节点电位基本符合理论值，各管工作状态分析也达到开环增益和单位增益带宽等方面的要求，因此模拟分析结果较好地满足了设计指标根据表41所列的元器件参数，即可绘制出基本CMOS集成运算放大器表41基本CMOS集成运放的元器件参数元件CCM1M2M3M4M5M6M7M8类型电容NMOSPMOSNMOSPMOSNMOSNMOSW/L尺寸20/16/112/520/112/512/5参数值101PF应用于不同场合不同电路中的运算放大器其特性参数要求是不同的，即仅有已完成的基本CMOS运放往往不能满足用户的需求因此，在前述基本运放版图模式基础上，针对特定条件下具有特殊参数要求的运放的版图设计，揭示各参量与其决定因素之间的内在关系成为CMOS运放版图设计的重要任务以下在一定范围内修改电路中元器件几何参数将不改变工作点的假设前提下。对3个主要特性参数进行讨论（1）开环直流电压增益KPCMOS两级运算放大器的小信号电压增益KP是两级电压增益KP1及KP2之乘积由KP1GM1TU2/TO4其中KP2GM2TU7/TO6故得KPKP1KP2GM1GM2TU2/TO4TU7/TO6由有源负载的CMOS差分放大器等效跨导，可知，其OMIKG1121KGM中，所以，即提高差分输入级中，对管11/50LWCKOX1LWGMM2的宽长比考研提高开环增益。2静态功耗PO在电源电压一定的条件下，静态功耗主要由静态工作电流决定，因此功耗决于电流镜的宽长比，确定了该四管宽长比之比和沟道长度之后，功耗在很大程度上受阈电压，氧化层厚度，衬底掺杂浓度和栅材料功函数等的影响，假设管子的特性是理想的，且忽略阈电压、衬底掺杂浓度呵栅材料功函数等因素的情况下，发现氧化层厚度与静态功耗的反比关系，这是由于节点电位相同条件下，TOX直接影响栅控电流大小，导致功耗的变化。在其他参数保持不变的情况下，模拟结果的关系如图41所示图41氧化层厚度对静态功耗的影响3单位增益带宽FODBCMOS集成运放一般应能驱动50PF的负载电容，所以输出级的工作电流设计得比输入级更大些，为了达到尽可能高的增益及大的带宽，并保证增益的平衡分配，第一级偏置电流与第二级偏置电流应相差不多另外，根据电路设计理论，第一级电流设计应与SR有关，而后两级之间应按比例对称设计，当管子宽长比确定之后，频率补偿电容CC直接影响FODB的范围模拟结果表明，随着补偿电容值的增大，单位增益带宽逐渐减小，如图42所示因此，适当控制值，即能得到满意的FODB针对的版图设计，还应考虑工艺方面的问题为了使补偿电容不占用芯片的大部分面积，参照MOS电容的理论公式CMOSCOXRSIO2/TOX885101439/TOX图42补偿电容砷单位增苴带宽的影响存选取版图参数时不仅要考虑而积方而的因素还有必要选取适当的氧化层厚度以满足要求。，这就需要在工艺流程中加一套版以制备这层较薄的氧化层43HSPICE使用简介当运算放大器版图的参数根据设计指标确定之后，即可绘制出基本工艺版图，经布局布线后，完成版图的设计过程把已编好的网标文件通过HSPICE模拟，得到我们需要满足的要求，然后对不符台设计目标的参数加以修改并迭代模拟，重复这一过程，最终得到优化设计方案。CMOS运放网表文件V_VPVDD05VV_VACVIN0DC25VAC1V0V_VDCVIP025VR_RZVO1N_0001RZVC_CCN_0001VOCCVC_CL0VOCLVR_RBVBVDD100KM_M2VO1VIPN_00020NML06UW12UM2M_M3N_0003N_0003VDDVDDPML2UW12UM2M_M6VOVO1VDDVDDPML06UW12UM8M_M1N_0003VINN_00020NML06UW12UM2M_M7VOVB00NML5UW12UM8M_M8VBVB00NML5UW12UM1M_M5N_0002VB00NML5UW12UM4M_M2VO1N_0003VDDVDDPML2UW12UM2OTASIMULATIONPROTLIBLIB_PATHCSMCLIBTTUNPROTOPTIONPOSTPROBEPROBEACVVO1VVOVPVOOPDCV_VDC248249500001TRANS10NS200NS20NS01NSACDEC101K200MEGSWEEPRZV02K02KPARACCV1PCLV1PINCNETLIST_PATHOTANETEND选好路径，OPEN到你所编的网表的文件点击SIMULATE,等待验证，验证完毕后再点击AVANWAVES随后会出现2个窗口该窗口列出了你所要仿真形式以及所要仿真的曲线该窗口会显示你要仿真的曲线图在HSPICE上仿真结果44CADENCE使用说明一在工作站上使用在命令行中（提示符后，如ZUEDA22）键入以下命令ICFB回车键，其中表示后台工作。ICFB调出CADENCE软件。出现的主窗口如图111所示二在PC机上使用1）将PC机的颜色属性改为256色（这一步必须）；2）打开EXCEED软件，一般选用XSTART软件，以下是使用步骤STARTMETHOD选择REXEC（TCPIP）,PROGRAMM选择XWINDOW。HOST选择10137132或10137133。HOSTTYPE选择SUN。并点击后面的按钮，在弹出菜单中选择COMMANDTOOL。确认选择完毕后，点击RUN3）在提示符ZDASIC22下键入SETENVDISPLAY本机IP00回车4）在命令行中（提示符后，如ZUEDA22）键入以下命令ICFB回车键即进入CADENCE中。出现的主窗口如图111所示。以上是使用XSTART登陆CADANCE的方法。在使用其他软件登陆CADANCE时，可能在登录前要修改文件CSHRC，方法如下在提示符下输入如下命令VICSHRC（进入全屏幕编辑程序VI）将光标移至SETEVNDISPLAYZDASIC2200处，将“ZDASIC22”改为PC机的IP，其它不变（重新回到服务器上运行时，还需按原样改回）。改完后存盘退出。然后输入如下命令SOURCECSHRC（重新载入该文件）一FILE菜单在FILE菜单下，主要的菜单项有NEW、OPEN、EXIT等。在具体解释之前我们不妨先理顺一下以下几个关系。LIBRARY库的地位相当于文件夹，它用来存放一整个设计的所有数据，像一些子单元（CELL）以及子单元（CELL）中的多种视图（VIEW）。CELL（单元）可以是一个简单的单元，像一个与非门，也可以是比较复杂的单元（由SYMBOL搭建而成）。VIEW则包含多种类型，常用的有SCHAMATIC，SYMBOL，LAYOUT，EXTRACTED，IVPCELL等等，他们各自代表什么意思以后将会一一提到。NEW菜单项的子菜单下有LIBRARY、CELLVIEW两项。LIBRARY项打开NEWLIBRARY窗口，CELLVIEW项打开CREATENEWFILE窗口，如图121和122所示。图121NEWLIBRARY窗口图122CREATENEWFILE窗口1）建立库LIBRARY窗口分LIBRARY和TECHNOLOGYFILE两部分。LIBRARY部分有NAME和DIRECTORY两项，分别输入要建立的LIBRARY的名称和路径。如果只建立进行SPICE模拟的线路图，TECHNOLOGY部分选择DONTNEEDATECHFILE选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了SCHEMATIC外的一些VIEW），则须选择COMPILEANEWTECHFILE建立新的TECHFILE或ATTACHTOANEXISTINGTECHFILE使用原有的TECHFILE。2）建立单元文件CELL在LIBRARYNAME中选择存放新文件的库，在CELLNAME中输入名称，然后在TOOL选项中选择COMPOSERSCHEMATIC工具进行SPICE模拟，在VIEWNAME中就会自动填上相应的VIEWNAMESCHEMATIC。当然在TOOL工具中还有很多别的工具，常用的象COMPOSERSYMBOL、VIRTUOSOLAYOUT等，分别建立的是SYMBOL、LAYOUT的视图（VIEW）。在LIBRARYPATHFILE中，是系统自建的LIBRARYPATHFILE文件的路径及名称保存相关库的名称及路径。OPEN菜单项打开相应的OPENFILE窗口，如图123所示。在LIBRARYNAME中选择库名，在CELLNAMES中选择需要打开的单元名。MODE项可以选择打开方式可编辑状态或者只读状态。图123OPENFILE窗口EXIT项退出CADENCE软件包。13编辑可进行SPICE模拟的单元文件选择主窗口的FILEOPENOPENFILE，打开相应的文件，即进入了COMPOSERSCHEMATICEDITING窗口，如图131所示。窗口左边的按钮分别从上到下为CHECKANDSAVE（检查并存盘）、SAVE（存盘）、ZOOMOUTBY2（放大两倍）、ZOOMINBY2（缩小两倍）、STRETCH（延伸）、COPY（拷贝）、DELETE（删除）、UNDO（取消）、PROPERTY（属性）、COMPONENT（加元件）、WIRENARROW（画细线）、WIREWIDE（画粗线）、PIN（管脚）、CMDOPTIONS、REPEAT（重复），这些分别可以在菜单中找到相应的菜单项。以下是一些常用的快捷键I添加元件，即打开添加元件的窗口；缩小两倍；扩大两倍；W连线（细线）；F全图显示；P查看元件属性T显示某层属性K打标尺C复制U返回上一步M移动DELETE删除ESC退出命令SHIFTF显示所有层SHIFTX进入下一层SHIFTB回到上一层SHIFTK去标尺SHIFTZ缩小鼠标右键、CTRLZ放大F1显示帮助窗口。F2保存。F3这个快捷键很有用，是控制在选取相应工具后是否显示相应属性对话框的。比如在选取PATH工具后，想控制PATH的走向，可以按F3调出对话框进行设置。F4英文是TOGGLEPARTIALSELECT，就是用来控制是否可以部分选择一个图形。F5打开。建立单元文件CELL在LIBRARYNAME中选择存放新文件的库，在CELLNAME中输入名称，然后在TOOL选项中选择COMPOSERSCHEMATIC工具进行SPICE模拟，在VIEWNAME中就会自动填上相应的VIEWNAMESCHEMATIC。当然在TOOL工具中还有很多别的工具，常用的象COMPOSERSYMBOL、VIRTUOSOLAYOUT等，分别建立的是SYMBOL、LAYOUT的视图（VIEW）。在LIBRARYPATHFILE中，是系统自建的LIBRARYPATHFILE文件的路径及名称保存相关库的名称及路径。建立新CELL点击OK就进入VIRTUOSOEDITING窗口，如下图修改最小移动距离，与工艺有关方便后期制作。按E打开DISPLAYOPTIONS修改XSNAPSPACING和YSNAPSPACING本次版图设计设置的最小移动距离为005DISPALYOPTIONS界面调用CELL按快捷键I进入CELL调用界面在SASTER库中调用NMOS，在行列中输入1行2列，并设定为电路图给出的宽长比，在行列中输入1行2列。调用界面图行列和宽长比设定示意图45CMOS运放版图设计451电路结构的认识本次在画版图时，把整个电路分成5个部分，其中差动放大器这部分又分成2个小部分，如下图所示这是一个差动放大器，其作用是差分输入、电位移动、双端到单端转换及提供增益。使用差动信号优点是能有效抑制共模噪声，输出电压摆幅是单端输出的两倍，偏置电路简单，输出线性度高。M3，M4充当2个负载，只是他是有源负载，为什么要用有源负载，我们知道在集成电路中，不能使用过大的电阻，而且AVGMRC也就是说RC增大，直流功耗也增大，对电源电压的要求也会提高。因此AV的增加受到RC取值的限制M1，M2就是一个差分对以上就是差动放大器这部分下面我准备把这部分在画版图时，把他们画在一起如图所示其中M5是个恒流源。M1，M2的电流就由M5提供。在模拟IC中，恒流源是使用得最多的一种单元格，使用恒流源不但符合在IC中多用有源器件的原则，而且恒流源作偏置电路还具有工作点对温度和电源电压变化不敏感的优点。恒流源作放大器的负载时增益很高，输出的动态范围大M7就是一个简单的输入管，M8严格来说他更多是承担一个稳定基极电流，是M5的偏置电流更稳定M6就是一个有源负载，电容CC为密勒补偿电容，密勒电容是指集电结工艺电容，相当于内部在基极和集电极之间并联了一个电容，它会影响器件的频率性能以上就是我对整个电路的认识452版图设计下面我们就开始按照我上述说的分别画出版图，在画版图之前，我们先回顾下版图的分层与连接大多数的电路版图有四种基本分层类型导体这些层是导电层，因为它们能够传送信号电压。扩散区、金属层、多晶硅层以及阱层都属于此类。隔离层这些层是用于隔离的层，它在垂直方向和水平方向上将各个导电层互相隔离开来。无论是在垂直方向还是在水平方向上都需要进行隔离，以此来避免在个别电气节点之间产生“短路”现象。接触和通孔这些层用于确定绝缘层上的切口。绝缘层用于分隔离体层，并且允许上下层通过切口或“接触”孔进行连接，像金属通孔或者接触孔就是这类的例子。在钝化层上为绑定PAD开孔则是接触层的另一种情况。注入层这些层并不明确地规定一个新的分层或者接触，而是去定制或改变已经存在的导体的性质。例如，PMOS晶体管和NMOS晶体管的扩散区或有源区是同时被确定的。P掩膜用于创建P注入区，它通过使用P型注入而使某一扩散区成为P型区。这四种类型的层结合起来使用，就可以创建晶体管器件、电阻、电容以及互连。多晶硅与金属的链接实例M1与M2的链接实例首先我们开始着手画差动放大器，差动我把它分成2个部分，在画之前，我们要先匹配本电流经由四个PMOS组成，其中两个A，两个B。为了满足匹配规则，器件摆放就按照BAAB的形式。这只是一个简单的电流镜版图的匹配方式。在实际版图设计中，会遇到种类，数目更多的器件之间的匹配。遇到这样的情况，就需要考虑一种计算方法加权值。如图所示电路图，该电流镜包含三类器件，假设左边三个器件为A，中间三个器件为B，右边一个器件为C。按照一般的匹配方式，C为单个器件放在中间，那么A和B要怎么放置才能对称呢。这就用到了加权值，具体放置方法如下。BAACBBA1234567其中C放中间，A和B的摆放就要求他们的位置权值尽量等同或者接近。A的权值23712B的权值15612AB按照BAACBBA的顺序摆放器件，本次画版图依照的设计规则如下421NWRULEMINWIDTHOFANWREGIONFORRESISTOR40AMINWIDTHOFANWREGIONFORINTERCONNECT25MINSPACEBETWEENTWONWWITHDIFFERENTPOTENTIAL40BMINSPACEBETWEENTWONWWITHTHESAMEPOTENTIALNWSHALLBEMERGEDIFSPACEISLESS14422AAACTIVERULEA1MINWIDTHOFAAFORWIDTHOFNMOS05A2MINWIDTHOFAAFORWIDTHOFPMOS06BMINWIDTHOFAAFORINTERCONNECTNORP05C1MINSPACEBETWEENNAATONAA08C2MINSPACEBETWEENPAATOPAA08C3MINSPACEBETWEENNAATOPAA11DMINEXTOFNWTONAAWHICHISINSIDETHENW04EMINNWTONAAWHICHISOUTSIDEANW21FMINEXTOFNWTOPAAWHICHISINSIDETHENW13GMINNWTOPAAWHICHISOUTSIDEANW08424P1PLOY1RULEMINIMUMP1WIDTHFORTHECHANNELOFNMOS05AMINIMUMP1WIDTHFORTHECHANNELOFPMOS055BMINIMUMP1WIDTHFORINTERCONNECT05CMINIMUMSPACEBETWEENTWOP105DMINEXTOFP1TOAAP1超出AA055EMINAATOP1ONFIELDOXIDE01FMINEXTOFAATOP105426PPPPLUSNP类同RULEAMINSPACEBETWEENTWOPP05BMINPPTOANAA05CMINEXTOFPPTOAA05428C1（CONTACT）RULEAMINANDMAXWIDTHOFAC105BMINSPACEBETWEENTWOC105CMINC1ONAATOAP1INAAREGION04DMINC1ONP1TOAAA04EMINEXTOFNAATOC1015FMINEXTOFP1TOC103IMINEXTOFPAATOC103429M1METAI1RULEAMINIMUMM1WIDTH06BMINSPACEBETWEENTWOM106MINEXTOFM1TOC103CWHENM1WIDTHISEQUALORLARGERTHAN10UM084210VIA1RULEAMINANDMAXWIDTHOFVIA1055BMINSPACEBETWEENTWOVIA105MINEXTOFM1TOVIA103CWHENM1WIDTHISEQUALORLARGERTHAN10UM084211M2RULEAMINWIDTHOFAM207BMINSPACEBETWEENTWOM2065MINEXTOFM2TOVIA103CWHENM2WIDTHISEQUALORLARGERTHAN10UM08DMINSPACEBETWEENM2ONEORTWOM210UM11电流镜版图差分对版图47电阻版图设计在本次设计中，电阻作为版图设计中的重要部分，不可或缺。设计电阻时，多晶栅经常被选作为电阻的材料，因为这种材料的电阻相对较大，电阻率和宽度被严格控制，而且最终电阻所占的面积没有限制。用扩散杂质法制作的这类电阻精度不高，主要用作存储器存储单元的负载电阻，它要求高的阻值，但允许阻值有较大的偏差；若用离子注入掺杂工艺，则电阻的精度可以提高。集成电路制造中，电阻值的误差很大，为了减小电阻比值的误差，对电阻进行了对称的排列。相对于蛇形电阻较少了端头电阻、拐角电阻等非理想因子的影响，并且更容易匹配和布局电阻版图由于我只做单一的1个100K的电阻，不用考虑匹配，更多是考虑当今国内做电阻的技术，我选用了10K大小的电阻做基阻电容版图设计对版图设计来说，电容的定义和来源是需要理解的重要概念。在一些特殊的设计中，电路原理图上需要有电容，但是，通常优化一个版图设计的重点是使不同版图结构中的固有的寄生电容最小化。电容影响版图设计中的几种不同特性。当两个等效的设计放在一起比较时，电容较大的设计会导致下列参数值增加（1）信号延迟（2）功耗（3）与附近结构间的耦合作用电容版图整个电路版图第5章总结集成电路是一种将“管”和“路”紧密结合的器件，它以半导体单晶硅为芯片，采用专门的制造工艺，把晶体管，场效应管，二极管，电阻和电容等元件及它们之间的连线所组成的完整电路制作在一起，使之具有特定的功能。集成放大电路最初多用于各种模拟信号的运算（如比例，求和，求差，积分，微分等），故被称为集成运算放大电路，简称集成运放。而CMOS集成运算放大电路即为采用CMOS工艺制造而成的集成运放。集成运放电路由四部分组成，包括输入级，中间级，输出级和偏置电路。输入级又称前置级，它往往是一个双端输入的高性能查分放大电路。一般要求其输入电阻高，差模放大倍数大，抑制共模信号的能力强，静态电流小。输入级的好坏直接影响集成运放的大多数性能参数。中间级是整个放大电路的主放大器，其作用是使集成运放具有较强的放大能力，多采用共射或共源放大电路，一般以恒流源作负载。输出级应具有输出电压线性范围宽，输出电阻小（即带负载能力强），非线性失真小等特点。偏置电路用于设置集成运放各放大电路的静态工作点，集成运放多采用电流源电路为各级提供合适的静态工作电流，从而确定了合适的静态工作点。LAYOUT之前的准备工作1先估算芯片面积先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到总的芯片面积。2TOPDOWN设计流程先根据电路规模对版图进行整体布局，芯片的整体布局包括主要单元的形状大小以及位置安排，电源和地的布局，输入输出引脚的放置等，统计整体芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性、位置。2详细的整体布局的考虑因素A模块的放置应该与信号的流向一致，每个模块一定按照确定好的引脚位置引出自己的连线B保证主信号信道简单通畅，连线尽量短、少拐弯、等长C不同模块的电源、地分开，以防干扰，电源线的寄生电阻尽可能减小，避免各模块的电源电压不一致。D尽可能把电容、电阻和大管子放在侧旁，利于提高电路的抗干扰能力。参考文献1王自强CMOS集成放大器设计国防工业出版社20072693102ALANHASTINGS王志功译模拟电路版图艺术（第二版）电子工业出版社20073朱正涌半导体集成电路清华大学出版社20002822854饶妮妮模拟电路基础成都电子科技大学出版社20015毕查德拉扎维模拟CMOS集成电路设计西安交通大学出版社20036李伟华VLSI设计基础电子工业出版社20027陈星粥，张庆中晶体管原理与设计电子工业出版社20061181198童勤义微电子系统设计导论专用芯片设计南京东南大学出版杜，19903743829复旦大学徽电子教研组编集成电路设计原理摸拟集成电路北京高等教育出版杜198443446110CSAINT,JSAINT著，周润德金申美译集成电路掩模设计基础版图技术清华大学出版社致谢词经过3个月的忙碌和工作，本次毕业设计已经接近尾声，作为一个本科生的毕业设计，由于经验的匮乏，难免有许多考虑不周全的地方，如果没有导师的督促指导，以及一起工作的同学们的支持，想要完成这个设计是难以想象的。首先，我谨致以诚挚的感谢陈清法老师，他的指导意见和有益的建议对我的论文。我非常感谢他的帮助，才能完成这一毕业设计。在我做毕业设计的每个阶段，初期检查，中期检查，后期详细设计，版图设计等整个过程中都给予了我悉心的指导。第二，我衷心的感谢系主任张驰老师，为我打下了HSPICE的基础，在毕业设计中，通过HSPICE才能顺利仿真出模拟数据，为后面的版图设计提供了可靠的数据。第三，我非常感谢郭彩红老师，在我画版图中，给了我很多帮助，为我顺利完成版图设计提供了很多宝贵意见第四，感谢我的同学谢飞，陶戟东，赵晓雷等在做毕业设计中，对我的帮助。第五，感谢在百忙之中抽出时间参加论文评阅的各位老师，感谢您们付出的辛勤的劳动外文资料原文THEARTOFANALOGLAYOUTSECONDEDITIONEVENFORTHESTUDYOFTHEMATCHINGPROCESSISNOTQUANTITATIVEDATA,THESERULESCANHELPDESIGNERSTOACHIEVEMATCHINGMOSTUBETHERULESOFTHEUSEOFLOWLEVELMINIMAL,MEDIUMMODERATEANDACCURATEPRECISE,THATMATCHTHEEVERINCREASINGPRECISION,THESPECIFICEXPLANATIONISASFOLLOWS1LOWGRADEMATCHDRAINPOWERALLOCATIONFORTHELOSSOFAFEWPERCENTAGEPOINTSUSUALLYLOWGRADEMATCHFORTHEREALIZATIONOFANYSPECIALREQUIREMENTSONTHEACCURACYOFTHEBIASCURRENTNETWORKTHISMATCHESTHECORRESPONDINGVALUEOFMORETHANATYPICALIMBALANCE10MV,ITISOFTENUNABLETOMEETTHEREQUIREMENTSOFTHEAPPLICATIONOFVOLTAGETOMATCH2MIDDLEMATCHATYPICALOFFSETVOLTAGEFORTHEDRAINCURRENT5MVORLESSTHAN01,APPLIEDTOTHEPRODUCTIONOFNONCRITICALOPERATIONALAMPLIFIERANDTHECOMPARATORINPUTSTAGE,THESEAPPLICATIONSWERENOTAMENDEDTHEVALUEOFTHEDISORDERREMAINAT10MV3EXACTMATCHATYPICALOFFSETVOLTAGEOFLESSTH