晶圆减薄及背面金属蒸镀制程的研究

  该课题的开设是基于德州仪器半导体制造（成都）公司着手建立的“晶圆背面制程”项目，内容是将正常厚度为725 m，然后经由背面酸碱法蚀刻后，继续在背面蒸镀金属的制程过程。完成上述制程的芯片将在器件热阻的降低、工作散热和冷却、封装厚度减薄等各个方面实现很大的改善。 在日常生活中，半导体技术的进步，很大一部分体现在特征尺寸的减少上，人们的视线常常关注在集成电路工艺从90至开始在452征尺寸的缩小将半导体技术带入到纳米时代。 随着特征尺寸的缩小， 单位面积上晶体管电路的数量倍增， 功能随之越显强大。然而在集成密度大幅提高的同时，热源开始在芯片上形成了集中的现象，如何降低器件热阻，做好器件的散热和冷却，成为了一个关键的问题。芯片超薄化成为一个重大的难题，继而逐步进入技术进步与攻关的课题当中。  实际上，解决方法之一就是研磨减薄，晶圆上的器件以及连接电路的这一有效区域的厚度一般为5至10 m，为了保证其功能，都需要有一定的支撑厚度，这个支撑厚度有一个20至30 这个厚度实际上只占用了整个晶圆厚度的一小部分，其余厚度的衬底只是为了保证硅片在制造、测试、封装和运送的过程中有足够的强度。在晶圆上的集成电路制作完成后，需要对硅片进行背面减薄（ or 使其达到所需的厚度，一些特殊功能的芯片，比如功率器件，还要在背面减薄后，继续在背面蒸镀金属（ 紧接着从背面引出电极，再对晶圆进行划片（ 形成一个个减薄的裸芯片，最后进行封装。  在后续封装制程当中，还要承受热应力的影响，在该力的作用下，芯片还有破损的可能，所以需要在制程当中继续作相应的改进，一方面是设备的更新换代，而另一方面是在流程上实现前后段的整合。  未来晶圆背面减薄将趋向越来越薄的极限厚度，而当芯片厚度小于50 圆比一张纸还要薄，由于自身应力可以弯曲到一定程度而不断裂，特殊的超薄芯片甚至可以随意弯曲，可以用来做成闪存和电子标签等。 在薄片破片的问题解决之后，背面金属的蒸镀也是一个挑战，需要解决三个主要问题，一是金属与晶圆背面黏附性的问题，使金属层不发生龟裂或剥落；二是背面金属蒸镀过程中，不能产生明显的外观缺陷；三是防止背面金属蒸镀制程造成电性或可靠性的问题。  本文的工作是，通过背面制程的建立，以及大量工程实验的数据收集及结果 制程缺陷的解决提供了有效的方案，为生产的顺利进行以及成本的控制创造了条件。  关键词： 功率器件，背面研磨，背面湿法蚀刻，背面金属沉积，缺陷。   is on I (“ 25m 00m, go to of on (of In of is in on D 0nm 0522of as a of on so its to s to (to to a of in  0m, to a 0 0m is is a of is be on it be a to be to to In to of to to in of be to 0m, in do to as be as of it be a 3 to be 1). to or 2). No 3). to or of is to a of on on   第一章 绪论 .集成电路概述 .集成电路产业在中国的发展 .功率器件概述 .功率器件的工作原理 .背面工艺制程的需求 .论文总体结构和拟展开的工作 .二章 晶圆背面研磨工艺的研究与实现 .化学机械平坦化工艺简介 .晶圆背面减薄工艺 .晶圆正面贴膜.晶圆背面减薄.实验条件的设计 .实验设备.测试设备.实验方法.实验数据及结论.本章小结 .第三章 晶圆背面蚀刻 .酸碱腐蚀法反应原理 .  酸性液体对硅的腐蚀原理.碱性液体对硅的腐蚀原理.实验方法 .实验结果 .本章小结 .圆背面金属沉积 .背面金属沉积工艺简介 .单枪多坩埚电子书蒸发镀膜 .多靶型磁控溅射镀膜 .背面金属沉积类型的选择 .背面金属沉积条件的设计与实验 .  金属预熔时间的设计与实验.金属沉积厚度的设计与实验.本章小结 .五章 批量生产制程验证 .批量制程验证的必要性 .制程中遇到的缺陷问题 .  晶圆正面进酸.晶圆背面异常.晶圆破片.晶圆正面残留物.晶圆翘曲严重.背面金属剥落.晶圆缺角.制程中缺陷问题的解决 .  晶圆正面进酸现象的分析及解决.晶圆背面异常现象的分析及解决.晶圆破片和翘曲现象的分析及解决.晶圆正面残留现象的分析及解决.背面金属剥落及缺角现象的分析和解决.本章小结 .六章 结论 .  谢  .考文献  .1 第一章  绪  论  成电路概述 从上世纪 60 年代收音机、电视走进千家万户，到 21 世纪初手机，电脑，以及各类消费性电子产品的普及，再到如今 技术装备先进的汽车开始逐渐成为众多家庭的私人代步工具，电子产品已经于无 形中成为了人们日常生活里不可替代的生活工具，各种电子产品的应用充满了生 活的几乎所有角落。所有这些都是归功于集成电路的重大发展为人类世界带来了 极大的便捷，也使得集成电路产业成为社会发展的重要基石之一。电子产品如此 普及，而它们的使用都需要电源，功率器件在电源管理上的应用因此而显得十分 重要，而本文中所要论述的，正是功率器件的背面制程工艺。  首先回顾一下集成电路的发展历史。自 1947 年贝尔实验室的肖克莱、巴丁和布莱顿发明了晶体管开始，人类步入了微 电子时代。而第一个集成电路的雏形是由德州仪器的基尔比于 1958 年完成的，它包括一个双极性晶体管，三个电阻和一个电容器。在这期间，还产生了场效应晶体管以及扩散工艺。 1959 年，科尔申请了专利，首度提出集成电路的思想，此后，集成电路工艺便成为了主流。 1960 年业界发明了光刻工艺， 1963 年出现了 术。 1964 年， 司的摩尔提出了摩尔定律，预测晶体管集成度将会每 18 个月增加 1 倍。紧接着， 司又于1971 年推出了全球第一款微处理器 4004， 将集成电路的发展带入了一个新的时代。发展到今天，集成电路已经进入到了 22 纳米的工艺时代，甚至正在向 14 纳米的工艺挺进，人类向微电子、甚至纳米电子探索的脚步始终没有停歇。  集成电路相对于分立器件取得如此大的成功，得益于 集成电路相对于分立器件有两个主要优势：成本低廉和性能优越 。成本的优势是在于集成电路把所有的元件通过光刻技术，作为一个单位重复进 行投影与曝光，而不是在一个时间只制作一个晶体管，所以成本效益明显；性能 优越是由于集成电路上的电子元件尺寸小并且距离相近，能够实现快速开关，消耗更低能量。  而对于集成电路（ 制造流程，犹如一场精致细密的建筑结构施工，建筑师 （  将设计蓝图 （ 和施工流程 （ 计出来，经过工程部门（ 定施工法则（ ，交由施工 2单位制造部（ 执行建筑工事。空白的硅片 晶圆就像一块平整的大工地，经过不断的整地（平坦化，离子植入） ，灌浆混沙填土上钢架（薄膜沉积）再经过砌墙挖坑打洞筑沟（显影和蚀刻）等重复的制程（ ，一层一层堆栈而上，制作成拥有复杂结构和完善功能的集成电路1。本文所要探讨的功率器件工艺，正是在上述晶圆正面的器件制造完成之后， 在背面进行研磨、酸法蚀刻、金属蒸镀的过程。不同的是在进行背面工艺时，正 面是通过保护膜保护起来的，而建筑工事由正面转向了背面。  成电路产业在中国的发展 集成电路产业对于我国来说，整个历史回顾需要分两 个部分来讲，这两部分分别是大陆与台湾。从大陆这个角度来说，从无到有发展道路相对曲折， 20 世纪50 年代至 60 年代，属于大陆集成电路的萌芽期，在这期间培养出了大陆第一批专业人才，另外也生产出了大陆的第一只锗 合金晶体管，第一块集成电路的研制也只是比国际上晚了七年。集成电路产业又随着经济的发展开始复苏，通过一些技术 引进项目，国家重点建设了五家集成电路骨干企业， 自 2000 年以来， 在 863 计划集成电路设计重大专项的实施和带动下，北京、上海、无锡、杭州、深圳、西安、 成都共计七个集成电路设计产业化基地的建设取得了重要进展。经过 30 年的发展，中国大陆已初步形成了设计、芯片制造和封测三业并举、较为协调的发展格局，产业链基本形成2。  从台湾这个角度来说，集成电路的发展又是另一番景 象，它甚至处于与世界先进水平齐头并进的状态。台湾集成电路产业的发展起于 20 世纪 70 年代，由分批派遣青年工程师赴美培训开始，这些青 年英才，以及后来不断返回台湾的海外学者，为后续台湾集成电路产业的发展壮大做出了十分突出的贡献。 1976 年成立的台联电， 1987 年成立的台积电， 1997 年成立的联发科，在如今全球半导体行业，都是响当当的领军招牌。  伴随着两岸经贸往来与各方面合作的深入，大陆与台 湾在集成电路产业的关系日益紧密， 2000 年，有着台湾技术与人员背景中芯国际公司在上海成立； 2003年，具有台联电背景的和舰科技，以及上 海台积电陆续成立，这为大陆集成电路制造的发展和半导体产业链上、下游的完善，开拓了巨大的发展空间。   3 率器件概述 在集成电路当中，功率器件也是一个重要的应用领域 ，属于电力电子技术，也就是功率电子技术领域范畴。所谓功率 器件，原理实际就是通过集成电路的工作方式来控制功率电子器件的工作，利用 功率电子器件来提供大功率输出。一般说来，功率器件通常工作于高电压、大电 流的条件下，普遍具备耐压高、工作电流大、自身耗散功率大等特点，因此在使 用时与一般小功率器件存在一定差别。本文所要探讨的，实际就是功率器件中功率场效应晶体管（ 后段制造工艺。所以先来简单了解一下功率器件。  功率器件主要分为不可控器件、半可控器件和全可控 器件共三种。不可控器件，主要是指导通和关断无法通过控制信 号进行控制，而是完全由其在电路中所承受的电流、电压情况决定，属于自然导 通和自然关断。这种器件主要包括功率二极管。半可控器件，指能用控制信号控 制其导通，但不能控制其关断，其关断只能由其在主电路中承受的电压、电流情 况来决定，属于自然关断。这种器件主要包括晶闸管和由其派生出来的双向晶闸 管。全可控器件，指能使用控制信号控制其导通和关断的器件，这种器件主要包 括功率三极管、功率场效应管、可关断晶闸管、绝缘栅双极三极管、 制晶闸管、静电感应晶体管、静电感应晶闸管和集成门极换流晶闸管等。  其中，功率场效应晶体管（也指金属氧化物半导体场 效应晶体管），是一种可以广泛使用在模拟电路与数字电路的场 效应晶体管。金属氧化物半导体场效应晶体管依照其“沟道”的极性不同，可分为电子占多数的 N 沟道型与空穴占多数的 P 沟道型，通常又称为 N 型金氧半场效应晶体管（  P 型金氧半场效应晶体管（ 。另外要说明的是， 代表金属“ 第一个字母 M，在当下大部分同类的元件里已经是不存在的。早期金氧半场效应晶体管的栅极使用金属作为其材料，但随着半导体技术的进步和材料的更新换代，所使用的金氧半场效应晶体管栅极早已用 多晶硅取代了金属。所以从目前的角度来看金氧半场效应晶体管（ 命名，事实上会让人得到错误的印象，但名称没有被改变，一直沿用以前的叫法。  率器件的工作原理 功率场效应晶体管在结构上以一个金属  4实际上如前文所讲，目前所知的金属氧化 物半导体场效应管大多采用大的是多晶硅来作为栅极材料，而不是实际意义上的 金属；氧化层在绝大多数情况下是二氧化硅，它会根据厚度和质量要求的不同采 用干氧和湿氧两种不同的方式来生长；氧化层大的下方为硅，上方是接出栅极的多晶硅。这种结构其实相当于一个电容，介电质是氧化层，氧化层的厚度和二氧化 硅的介电数决定了电容，整个结构上方与下方的栅极和基极构成了 容的两个端点，如图 1示。  图 1容结构图  对于图 1示的 言， 为源极漏极 为基极在 栅极施加一个负电压，器件上的空穴会在负电压下被吸引到表面形成沟道，此时空穴是多数载流子 ，它可以从源极逐渐流向漏极。如果取消掉这个负电压，或是改为正电压，那么 就沟道无法形成，在源极和漏极间就不会有载流子流动。图中 W 和 L 分别代表栅的宽度和长度。  图 1路结构图   5 同样地，如果将操作的对象换成 够成为沟道、让载子流动的只有容正下方半导体的这一块表面区域。当一个正电压施加在器件的栅极上，带负电的电子就会被吸引到这一表面区域，产生沟道，让 导体的作为多数载流子的电子可以从源极流向漏极。如果这个电压被移除，或是改换成负电压，刚才形成的沟道就会消失，源极与漏极之间也就不会有载流子流动。  在这里特别需要解释一下的是，源极在功率场效应器 件里的含义是指“提供多数载子的来源。 ”所以，对于 言，电子就是多数载子；而对于 穴就是多数载流子。与此相对应，漏极就是接受多数载流子的端点。  功率场效应晶体管在饱和区操作的截面图依照在金氧半场效应晶体管的栅极、源极，与漏极等三个端点施加的偏压不同，有下列三种工作区间，如图 1 图 1极电流与不同偏压的关系  第一种情况是在线性区。当栅极和源极间的电压临界电压同时漏极和源极电压且这颗功率场效应晶体管为导通的状况，这种 状况下也形成了电流导通的沟道。不同的是，伴随着漏极电压的增加，等 这个电压值超过栅极上的电压时， 的反转层电荷会变为零，在这里的沟道会 消失，这样的状况被定义为截止。这时由漏极出发的载流子到达截止点时，会被 注入到漏极周围的空间电荷区，紧接着被电场注入漏极。这个时候，通过金属氧 化物半导体场效应晶体管的电流和漏源间的电压关，只与栅极电压有关。  第三种情况是工作在截止区。当， 这个晶体管器件是工作在截止的状态，电流无法流过在这个工作状态下的 器件，这就意味着这个金氧半场效应晶体管没有导通。  在本文中讨论的功率半场效应晶体管，是上述描述中 晶体管的另一中结构类型，如图 1示，由栅氧化层平面沟道转换成为浅槽栅 氧化层。这是由于在路结构发展的初期，集成电路制程都是使用的平面工艺，但平面工艺造成了电路结构改进的限制，而且每个 件的面积无法再做进一步的减小，器件密度的提升变得很难，进而无法使工艺向着缩小 方向努力。由此催生了增加单位面积密度，向纵深方向 发展的总体趋势，普遍采用了挖槽工艺来制作 件，称之为沟槽金属氧化物场效应器件。到了后来，还经历了V 型沟槽、 U 型沟槽等等的发展历程。  图 1槽 这种结构模式下，器件的漏通态电阻就可以通过减小漂移区（也就是 在区域）的厚度，来实现功率损耗的降低 。这也就是本文中所要进行本面晶圆研 7 磨并且金属化的意义所在。  面工艺制程的需求 除了上一节中所讲到的，背面工艺制程对电阻的降低所做的贡献，还有芯片从封装角度对厚度减薄的要求。在集成电路领域，关键尺寸接意味着单位面积中器件数量的成倍增加，电路尺寸缩小的同时减少了线路的长度，从而强化了器件的性能。但是从另一个角度来说，器件密度的增加，导致电路工作时热源的集中，器件的散热和快速冷却成为了棘手的问题。在这种形式下，具有非逻辑功能的混合芯片的异质集成便由此产生，这种结构方式的最大特点是使得芯片由单核向多核结构的转变。由此看来，尺寸的缩小和多核结构的产生都为芯片的小型化开阔了广阔的空间,但小型化的需求形势仍然在不断的升级着。近年来，随着网络技术的发展，要求电子设备及仪器功能多、可靠性高、体积小、便于携带，对器件外形尺寸要求越来越小，器件外形尺寸的微型化要求，封装结构形式的改进，以及为降低热阻，提高芯片的散热能力等诸方面的发展与进步，都相应地要求封装所用的芯片越来越薄，质量越来越高3。  就是因为对集成电路器件厚度要求的不断提高，超薄 研磨工艺的开发随之进行开来。在当下使用的存储芯片中， 2 至 3 层的芯片叠层工艺已经变得普及。对于传统的研磨设备，晶圆厚度达到 150m 时极易发生破损，设备的硬件情况开始成为一个瓶颈。新的研磨技术通过对机台的 升级改进，开发出特殊的研磨工艺，能够突破这一极限而达到 100m 甚至 50m。工业界采用两种超薄研磨工艺，一种是用特殊的树脂薄膜作为支撑，有利于在超 薄研磨后的传送转运中避免破片；另一种在研磨时晶圆边沿约 2 域要比晶圆中间的研磨量少，产生一种环台结构，支撑晶圆，不致在超研磨后破片4。  目前的直流 /直流转换效率一般在 80 90的范围，有近一半的功耗损失产生在功率场效应晶体管上，这些由器件功 耗损失的一部分原因在于导通电阻转换成为焦耳热，导致器件升温。如何尽可能 地降低导通电阻和提高器件的散热性能是功率场效应晶体管供应商提高竞争力的关键技术手段5。 晶圆的超薄研磨工艺为减小导通电阻和热阻提供了可能6。  晶圆的研磨工艺完成之后，晶圆存在表面结构损伤和背面粗糙度不够的问题，因此引入了酸（碱）法蚀刻来缓解这些问题。酸法蚀刻和碱法蚀刻有不同的特点，可以依据工程需要进行选择，酸法蚀刻为 各向同性，反应快，实现简单；碱法蚀 8刻为各向异性，阶梯覆盖性相对较好，反应时蚀刻速度对晶向有着要求。  晶圆背面引出的电极，使得背面金属蒸镀工艺应用而 生，被研磨和湿法蚀刻后的硅表面，在封装时是无法直接进行管 脚焊接的，需要蒸镀与硅粘附性良好，且与硅具有接近的热膨胀系数的金属材料 ，引出的电极同样要求具有良好的导电性能，在后续的章节中会比较详细的讨论如何实现这些要求。  文总体结构和拟开展的工作  在集成电路发展以及功率器件广泛应用的大背景下，功率器件由于多出的背面的金属制程而不同于一般芯片的制造方式应用而生。目前国内采用这一背面制程的8英寸厂商并不多，在这一制程上，解决薄片的破片率、制程缺陷、制程参数设定等等的经验并不丰富，所以实现这一制程本身便具有相当大的难度，这也是本课题的难点所在。 本文将通过理论要求预计，将要展开对晶圆背面研磨，背面酸碱法蚀刻粗糙化，背面金属沉积制程的可行性研究。最终通过实验设计、工程验证、制程改进的方式，达到最终的生产目的。  本篇论文的整体结构分为六章：  第一章：绪论部分，简单回顾集成电路的发展历程，介绍本文所讨论的功率场效应晶体管的基础知识，包括分类、实际应用、基本机构以及工作原理；  第二章：通过对背面研磨制程的介绍，展开该制程在本课题下关于晶圆背面研磨的分析与应用，通过实验的方式，筛选出满足制程要求的工艺条件；  第三章：首先介绍酸碱法蚀刻制程，然后展开该制程在本课题下关于晶圆背面进行蚀刻的分析与应用，将会通过对晶圆正面保护贴膜类型，蚀刻液体类型及配比情况，酸碱槽参数条件设定，筛选出能够达到制程要求的工艺条件；  第四章：通过对背面金属沉积的介绍，以及制程对该工艺条件的要求，开始进行工艺试验和条件优化，最终实现将满足工艺要求的成品出货；  第五章：对整个背面制程中产生的缺陷进行总结分析，相应的对制程进行改进，以降低缺陷率，让产品满足出货的要求。  第六章：作为全文的总结，概括整片论文的工作重点，同时展望了背面晶圆减薄及金属蒸镀工艺的新挑战与未来发展。   9 第二章  晶圆背面研磨工艺的研究与实现 学机械平坦化工艺简介 伴随着半导体产业的飞速发展，集成电路的线宽再不断缩小，电路层也在不断的增加，这种变化使得晶圆制造中电路表面被累加堆积成高低起伏的形状，既严重影响了电路层的平坦度，也影响了工艺的可靠性。造成这种情况的原因在于制程中，介质层、导电层、连接层的每一道沉积，都会造成集成电路表面的起伏加剧，这种效应一直累积到最后一层表面金属层是，凹下去的部分和其它地方的显现出不均匀的厚度，这中不均匀不仅会引起电阻阻值增高，同时容易因为电子迁移而造成线路断路，为可靠性的降低增加了风险。另外，光刻制程中，高低不平的表面，会在显影时造成光阻的厚度深浅不一致，从而影响到显影情况与图像解析度，轻者造成图形不规整，严重的情况会导致线路断路。通常线宽越窄，就会相应地提高对解析度的要求，要求更短的距离来聚焦，这个距离被称为聚焦深度。一般情况下，这个线宽大小以 果小于 程中凹凸堆叠造成的性能及可靠性影响已无法忽视，特别是在薄膜堆积层数越来越多的发展情况之下。顺便讲一下，在本文中所要探讨的功率器件，线宽一般在 以对制程中曝光聚焦的问题不是特别敏感，前道制程中需要解决的主要问题是外来颗粒物、离子注入剂量等问题。  晶圆研磨是芯片封装测试前的基本工艺之一。 化学机械平坦化 (术的最早出现是在 20世纪 60年代中期，由 溶胶和凝胶抛光后，化学机械平坦化工艺逐渐代替传统机械抛光工艺。为满足光刻工艺的平坦化要求，80年代由 1988年 久之后，便与 同进入 。  发展到现今，化学机械平坦化主要分为浅沟槽隔离化学机械平坦化（ ， 多晶硅化学机械平坦化 （ ， 层间介质化学机械平坦化 （ ，金属间介质化学机械平坦化（ 氧化层化学机械平坦化（ 铜制程化学机械平坦化（ 晶圆背面化学机械平坦化减薄（ 几个主要类型。由于本文在于重点讨论背面金属 10 制程，所以将会对最后一个类型晶圆背面平坦化进行探讨。  化学机械平坦化技术实际上就是机械研磨与化学腐蚀的组合作用，它借助超微粒子的研磨效果以及浆料的化学腐蚀反应，通过摩擦与腐蚀的混合作用，在被研磨的介质表面上形成光洁平坦表面。化学机械平坦化技术在工艺中的应用有一下三大优点： (1)器件在每一层的平坦度被明显改善： (2)改善金属层的台阶覆盖能力并增强其可靠性：由于极大地改善了曝光时的对焦情况，以及电阻表现，每一道金属层的改善，也就相应地提高了器件的良率。 (3)尺寸的缩小使得芯片封装层数的不断增加成为可能： 。  前面讲了这么多化学机械平坦化，现在具体介绍一下它的工艺原理，简单而言，就是指在无尘室的大气环境中，利用机械力对晶圆表面（后续的发展使表面的工艺延伸到了背面）的作用，在表面薄膜层产生断裂腐蚀的动力，而这部分必须借助研磨液中的化学物质通过一系列的化学反应来增加蚀刻的效率。研磨液、晶圆与研磨垫之间的相互作用，便是化学机械平坦化制程中发生变化的关键。化学机械平坦化制程中最重要的两大组建分别是研磨液（ 研磨垫 (图 2磨液通常是将一些很细的氧化粉末调入水溶液中配置而成。  图 2学机械平坦化的工作机理  化学机械平坦化中使用的研磨垫，主要由发泡式的多 空聚亚安酯制成。研磨垫在工作时，将研磨液填充在研磨垫的空隙中，如图 2示，并提供高转速的条件，让晶圆在高速旋转下和研磨垫以及研 磨液中的粉粒相作用，同时控制下压的压力，研磨液供给量，转速等其他参数。 研磨层下方一般会有不易进行研磨的阻挡层，当目标研磨层被研磨掉后，阻挡层 会快速降低研磨的进度，这样可以用来 11 控制研磨的精准度。  图 2学机械平坦化微观原理图  圆背面减薄工艺 晶圆上的薄膜电路层累计层叠起来的有效厚度一般为 510m，为了保证其功能，  有一定的支撑厚度是必要的。 所以晶圆会有一个厚度极限， 一般会在 20至 30是这个厚度依然只占总厚度的一小部分，因为直径 150002525m，而直径 30075m。在晶圆中占总厚度 90左右的衬底材料是为了保证晶圆在制造、测试和运送过程中有足够的强度。 因此， 电路层制作完成后， 需要对晶圆进行背面减薄 （ ，使其达到所需的厚度。然后再对硅片进行划片（ 工，形成一个个减薄的芯片。减薄后的芯片有下列优点：  （ 1）热扩散效率被显著提高。随着半导体结构越来越复杂、集成度越来越高，  晶体管体积不断减小，散热已逐渐成为影响芯片性能和寿命的关键因素，薄的芯片更有利于热量的散发；  （ 2）减小芯片封装体积。微电子产品日益向轻薄短小的方向发展，厚度的减小也相应地减小了芯片体积，这也是是适应发展趋势的必然之路；  （ 3）减薄的厚度能够提高机械性能。减薄后的芯片机械性能显著提高，硅片越薄，其柔韧性越好，受外力冲击引起的应力也越小，破片率也会相应降低；  （ 4）提高电气性能。晶圆的厚度越薄，器件内部以及器件之间的连线将越短，器件导通电阻将越低，信号延迟时间越短，从而实现更高的性能。  （ 5）减轻封装划片时的加工量。减薄以后再进行切割，可以减小划片 (的加工量，  降低芯片破边的发生率9。  未来硅片背面减薄将趋向 2030芯片厚度小于 50以弯曲到一定程度而不断裂，特殊的超薄芯片至可以随意弯曲，如图 2 12 用来做成闪存芯片和电子标签等。  图 20m 厚度下发生卷曲的 300圆  从整个背面制程来看，它的工艺流程包括，贴膜 背面研磨 背面酸碱蚀刻粗糙化 撕膜 背面金属沉积。在这一章里要讨论的背面研磨，实际就是通过实验，选择出合适型号的研磨头。  晶圆正面贴膜 在进行背面研磨时，晶圆正面会与背面有物理的接触，所以需要有一层膜来保护正面，如图 2时，由于涉及到后面的制程中要进入酸（碱）槽进行蚀刻，在正面所贴的膜同时要考虑到耐酸碱性或耐碱性。  根据酸（碱）槽液体的不同，正面所贴的膜大致可以分为耐酸膜和耐碱膜。他们的作用是保护晶圆正面不被酸碱性或碱性液体浸入、腐蚀。  图 2膜示意图   13 晶圆正面贴膜的四个重点是：一、膜要与晶圆有很好的粘附性；二、膜不能与酸（碱）反应，特别是在晶圆的边缘；三、切割贴膜所用的刀片要定期更换以保持锋利，否则钝化的刀口会导致膜的边缘粗糙翘曲，这样会导致酸碱进入到晶圆正面区域（这个问题会在第三章中进行讨论）；四、合适的膜的厚度与柔韧度，过厚的膜，表面僵硬，在晶圆被磨薄的情况下易发生破片。同样的，如果膜的柔韧度过大，晶圆在被磨薄的情况下，翘曲现象会非常严重，也会容易导致破片。  晶圆背面减薄 在前文中已经提到，在功率器件当中，可以通过晶圆厚度来控制的参数就是阻值它是晶圆自身所具有的电阻，晶圆厚度越薄，这个阻值就越小。所以，对晶圆进行减薄是业界通用的做法。晶圆背面减薄工艺，实际上是采用化学机械研磨的工艺，由机台磨头向晶圆边向下施加作用力，边进行旋转研磨。  平时所用 8m，而在这个课题当中一片标准厚度为 73600m，也就是接近一张 片厚度变为了原先的七分之一，这个不小的变化不仅能帮助芯片散热功能的大幅改善，同样在器件接触电阻、封装厚度上有着非同寻常的改进。  现有的晶圆背面研磨减薄技术主要有旋转工作台研磨与晶圆自旋转减薄两种。旋转工作台研磨采用大于晶圆的工作转台，晶圆通过真空吸盘被固定，工作台沿水平方向进行移动，磨轮高速旋转，从而对晶圆进行减薄。但因其研磨轮与工作台间接触面积不一致，各点受力并不均匀，研磨后的晶圆容易产生翘曲（ 特别对于厚度小于 200圆自旋转的原理为：采用略大于晶圆的工作转台，让晶圆通过真空吸盘固定在工作转台的中心，磨轮边缘调整到晶圆的中心位置，晶圆和磨轮绕各自的轴线回转，进行切入减薄。这种研磨技术的优点在于磨轮与晶圆的接触长度、接触面积、切入角不变，研磨力量恒定。粗磨与细磨状态都很稳定，可以避免晶圆出现中凸和塌边的现象。特别适合薄形晶圆和超薄形晶圆的研磨10。  硅片减薄过程中最为重要的是磨头的粗糙程度和研磨的速度。不同型号的磨头可以形成不同硅片背面的粗糙程度和应力的晶圆表面，以配合之后工艺（背面粗糙化、背金蒸镀）；不同的研磨速度则会对减薄的均匀性产生影响，一般来讲，减薄速度越慢，均匀性越好11。  减薄的过程，还分为粗磨和细磨两个步骤。一般采用的方法是利用固定在特 14 定模具上的尺寸适宜的金刚砂轮对硅片背面进行削薄，金刚砂轮基材通常是陶瓷、环氧树脂或塑性材料，最先进行的粗磨工艺磨削量占总减薄量的 90%以上。业界一般都使用 磨过程中会引起硅片的晶格损伤，其损伤深度可以达到 20至 30m。随后进行的细磨工艺磨削量只占总减薄量的 10%，为 10至 50m。细磨将消除粗磨时造成的晶格损伤，但同时也会对硅片表面产生轻微损伤，其深度约为 15至 20m12。  细磨是指颗粒较小的研磨头，在稳定的转速下，将背面研磨成均匀的纹路，磨头型号有  日本、美国等国家，已开发出硅片直径 300前国内集成电路量产厂家，仍以硅片直径小于 200内 8英寸及以上硅片批量生产所需设备、耗材、技术，包括关键磨削工具 要依靠从国外引进。目前国内使用的砂轮主要是从日本国 &中以日本 3。  验条件的设计 实验设备 目前本单位现有一套某型号的研磨机，其结构简图如图 2工原理为晶圆自旋转研磨，最薄可以研磨至 100m，可以实现对 100125150200备主要指标为： 单片晶圆内的厚度偏差在 不同晶圆间的厚度偏差在 +/加工粗糙度 配磨头情况下）。  一般来说，研磨机台的型号已经决定了所能达到的研磨厚度，所以在选购研磨设备时，首先要考虑好生产中所要实现的研磨厚度，不同的厚度要求，就需要针对性的选择相应型号的机台。同时，也要考虑的机台与研磨头的匹配情况。避免发生购买的设备无法满足研磨厚度需求