cs新型高精度RC震荡器电路设计.doc

中国石油大学 华东 现代远程教 育 毕业设计 论文 题 目 新型高精度 RC 震荡器电路 设计 学习中心 重庆信息工程专修学院奥鹏学习中心 年级专业 0409 级电气工程及自动化 学生姓名 张 靓 学 号 0451480509 指导教师 韩亚军 职 称 讲 师 导师单位 重庆信息工程专修学院 中国石油大学 华东 远程与继续教育学院 论文完成时间 年 月 日 中国石油大学 华东 现代远程教育 毕业设计 论文 任务书 发给学员 张 靓 1 设计 论文 题目 新型高精度 RC 震荡器电路设计 2 学生完成设计 论文 期限 年 月 日至 年 月 日 3 设计 论文 课题要求 1 在 RC 振荡电路中 电阻 R 和电容 C 的取值不同 输入和输出关 系以及处理的波形之间的关系 产生了 RC 电路的不同应用 2 采用分频式锁相环技术设计 VCO 锁相点频源来获得高稳定度 低 相位噪声的输出信号 3 利用 CSMC 的 DPDM Bsim3 模型和 Cadence 的 Spectre 仿真器对该 电路进行了模拟和仿真 4 实验 上机 调研 部分要求内容 第一部分 根据任务书的设计要求 收集 检索相关资料 第二部分 整理资料 撰写开题报告 提交指导老师进行修改 开始撰 写论文的初稿 做相关实验并获取相关数 据利用所学的电路设计软件 PROTEL EWB PSPICE等 去设计图形 用Microsoft word 2003排版 论文版面和图象处理软件加工文中图表 第三部分 与指导老师再次进行对所撰写的论文进行讨论 并做修订 再次核对实验数据 进行论文格式的规范 交稿 打印 装订 5 文献查阅要求 1 廖裕平 陆瑞强 CPLD 数字电路设计 使用 MAX PLUS 入门篇 M 北京 清华大学出版社 2001 10 2 王金明 数字系统设计与 Verilog HDL 语言 M 北京 电子工业出 版社 3 褚振勇 翁木云 FPGA 设计及应用 M 西安 西安电子科技大学出 版社 2002 7 4 王尔乾 杨士强 巴林凤 数字逻辑与集成电路 第二版 M 北 京 清华大学出版社 2002 8 5 樊昌信 张甫栩 徐炳祥 吴成柯 通信原理 第 5 版 M 北京 国防工业出版社 2001 5 6 谭会生 EDA 技术基础 M 长沙 湖南大学出版社 2004 8 7 康华光 邹寿彬 电子技术基础 数字部分 第四版 M 北京 高 等教育出版社 6 发 出 日 期 年 月 日 7 学员完成日期 年 月 日 指导教师签名 学 生 签 名 摘摘 要要 在对传统的震荡器电路的分析比较基础上 基于震荡器的基本工作 原理 结合误差比较器技术 提出了一种新型高性能低功耗的 RC 震荡 器 利用 CSMC 的 DPDM Bsim3 模型和 Cadence 的 Spectre 仿真器对 该电路进行了模拟和仿真 结果表明该电路与传统的震荡器相比具有精 度高 功耗低的优点 在VLSI CMOS 电路设计中常常要用到一类专门用于产生信号的电 路 即振荡电路 它可以将直流功率转换成为周期性的波形信号 在设 计中 常用到的振荡器有三种 RC 振荡器 环形振荡器和晶体振荡器 RC 振荡器是应用最为普遍的一种振荡器电路 它的结构简单 成本较 低 另外该电路功耗也较低 但是这种电路的工作电压极大地影响着它 的频率 工艺相关性比较差 精度较差 环形振荡器的振荡频率范围很 宽 稳定度较高 但是对电源噪声很敏感 布局尺寸面积较大 晶体振 荡器频率很准 而且工作稳定 其精度只与所选择的晶体器件固有频率 有关 但是它的功耗较大 不能集成在芯片内部 所以本文提出了一种 新型的RC 振荡电路 该电路结构简单 能够在不增加功耗的条件下提 高RC 振荡器的精度 并且克服了传统RC 振荡器波形占空比不易调节 的缺点 关键词关键词 RC振荡器 高精度 周期 误差比较器 目目 录录 摘 要 i 目 录 ii 第 1 章 前 言 1 1 1 课题任务 1 1 2 作品硬件设计 1 1 3 作品软件设计 2 第 2 章 软件设计部分 3 2 1 分频器的设计 3 2 2 D 触发器工作原理及其特性 3 2 2 1 逻辑功能 4 2 2 2 逻辑真值表 状态转换图 5 2 3 分频器的设计 5 2 4 MAXPLUS 软件的使用 7 2 4 1 特点 7 2 4 2 设计流程 8 2 5 原理图的输入 9 2 6 编译 11 2 7 波形仿真 12 2 8 VHDL 语言设计 15 2 9 下载验证 18 第 3 章 RC 震荡器基本工作原理 23 3 1 传统 RC 震荡器电路 23 3 2 RC 文氏桥震荡器的工作原理 23 3 3 新型高精度 RC 震荡器 26 3 4 振荡周期 28 3 5 仿真结果和讨论 30 3 6 版图实现 32 3 7 结论 33 第 4 章 硬件电路 34 4 1 高精度 RC 震荡电路的设计 34 4 1 1 多谐震荡器 34 4 2 门电路组成的多谐震荡器 34 4 3 石英晶体震荡器 35 4 4 石英晶体的电特性 36 4 5 石英晶体震荡器电路的工作原理 36 4 6 元器件及参数的确定 37 4 7 分频电路的设计 37 4 8 电路的安装与调试 40 4 9 PCB 设计 41 第 5 章结 论 46 致 谢 47 参考文献 48 第第 1 1 章章 前前 言言 新型高精度 RC 震荡器的探讨 是振荡电路若要满足频率稳定度 波形纯正度 温度特性 电源电压特性等 需要掌握的技术范围广大 原因是进行优良的电路设计时 需要同时满足各种电气特性 例如 以 元器件廉价作为前提 要求设计的规格是振荡频率稳定性高 波形失真 小时 这就需要研究兼顾两者的规格要求 采取折衷方案进行合理设计 对于使用的元器件 有人说只要选用高性能元器件就能获得良好的 波形 实际未必是这样的 原因是元器件的性能也有与电气特性无关的 时候 那么 如何降低使用元器件的特性 降低到什么程度 这就需要 掌握元器件的基本知识 电路设计技术以及电路的工作原理等 若没有 这些综合技术 就无法设计出性能均衡的振荡电路 1 11 1 课题任务课题任务 时钟在任何通信系统中都是非常重要的 时钟系统设计的好差直接 关系到系统的稳定性 因此我们需要用一个好的设计方案来实现 本次 设计的内容就是设计一个良好的时钟源 本作品的主要技术指标 主频 2 048MHz 分频 64KHz 32KHz 16KHz 8KHz 1KHz 精度 0 1 1 21 2 作品硬件设计作品硬件设计 本作品工作系统具有极高的可靠性和稳定性 可工作与任何环境下 电路原理分为两部分 时钟产生部分 分频部分 1 时钟产生部分采用石英晶体振荡器产生正弦信号 然后通过门 电路得到方波 2 分频部分采用集成块 CC4020 一种 14 位的计数器获得所需的 频率 3 PCB 的设计 1 31 3 作品软件设计作品软件设计 软件设计部分为 1 用 MAXPLUS 开发软件进行分频器原理图的设计与仿真 2 分频用 MAXPLUS 开发软件进行器 VHDL 语言的编写与仿 真 3 将原理图和 VHDL 语言下载到器件中进行系统调试 第第 2 2 章章 软件设计部分软件设计部分 2 12 1 分频器的设计分频器的设计 计数器是数字系统中广泛应用的一种时序逻辑功能器件 其基本功 能是统计时钟脉冲的个数 即实现计数操作 也可以用于分频 定时 产生节拍脉冲等 例如计算机中的时序发生器 分频器 指令计数器等 都要用到计数器 计数器的种类很多 分类方法也不相同 1 按照脉冲输入方式的不同 可以份为同步计数器和异步计数器 2 按进位体制的不同 可以分为二进制和非二进制计数器 3 按计数过程中数字增减趋势的不同 可以为加计数器 减计数器 和可逆计数器 大家都知道触发器有两个稳定状态 在外来信号作用下 触发器可 以从一个稳定状态转换成另一个稳定状态 没有触发信号时 触发器保 持原来的稳定状态 我们把触发器的这种特性叫做 记忆 利用触发器 的这种 记忆 功能可以构成各种类型的计数器 2 22 2 D D 触发器工作原理及其特性触发器工作原理及其特性 图 2 1 为 D 触发器逻辑图 G1 G2 构成基本 RS 触发器 Rd Sd 为直接复位 置位端 G3 G4 G5 G6 构成维持阻塞触发方式的引导 回路 D 为信号输入端 CP 为时钟脉冲输入端 图 2 1 D 触发器逻辑结构图 2 2 12 2 1 逻辑功能逻辑功能 1 D 0 无论触发器原来状态如何 在脉冲没有到来之前 G3 G4 输出均为 1 基本 RS 触发器维持不变 当时钟脉冲到来之后 由于 D 0 G5 输出 Q5 1 在 Q5 和 CP 1 的作用下 G3 输出 Q3 0 G1 输出 Q 就为 1 那么 Q 0 与 D 0 对应 即记住 D 的状态 同时 Q3 0 通过反馈线使 G5 的输出 Q5 1 在 CP 1 期间 无论 D 怎 么变化 都不会影响触发器 2 D 1 无论触发器处于什么状态 在时钟脉冲没有到来之前 CP 0 G3 G4 输出均为 1 触发器维持不变 同时 Q3 1 和 D 1 使 Q5 0 Q6 1 当时钟脉冲到来后 在 CP 1 和 Q6 1 的共同作用下 G4 输出 Q4 0 G2 输出 Q 1 它与 D 端对应 同时 G4 的输出 Q4 0 反馈到 G6 的输入端 保证了 G6 的输出 Q6 1 在 CP 1 期间 无论 D 怎么变化 都不会影响触发器的状态 2 2 22 2 2 逻辑真值表 状态转换图逻辑真值表 状态转换图 由上分析可得逻辑真值表和状态转换真值表以及逻辑函数关系式 Qn 1 D 表 2 1 状态转换真值表 QnDQn 1 000 100 011 111 表 2 2 逻辑真值表 DQn 1 00 11 该触发器的特点 1 触发器输出状态的转换发生在 CP 脉冲的上升沿 2 触发器所保留下来的状态仅仅是 CP 上升沿到达之前的 D 端信号 2 32 3 分频器的设计分频器的设计 我们知道二进制是逢二进一 在二进制中只有 0 和 1 两个数符 而 触发器的也具有高低电平状态 因此可以用一个触发器表示 1 位二进制 数 用 12 个触发器可以构成 12 位计数器 图 2 1 给出了分频器的电路图 该电路是由 12 个上升沿触发的 D 触发器组成的 12 位的二进制异步加计数器 图中各个触发器的 Q 输出 端都与一个非门相连 然后非门的输出端与该触发器的 D 端相连 即 Di Qi 把 D 触发器转换成计数型触发器 T 同时 各 Q 端与相邻高 1 位触发器的时钟脉冲输入端相连 计数器过程 当设备电源接通时 一个负脉冲加到 CLRN 端 进行清零 使计数 器的状态为 000000000000 由于第 1 个触发器处于 0 状态 Q0 0 D0 0 当第 1 个计数脉冲 CP 加至第一个触发器时钟脉冲输入端时 该触 发器的 Q0由 0 变为 1 是正跳变所以使后面的触发器都翻转 这时的计 数器的状态为 111111111111 当第 2 个计数脉冲到来后 第 1 个触发器的 Q0由 1 变为 0 是负跳 变所以后面的触发器不翻转 此时的计数器的状态为 111111111110 当第 3 个计数脉冲到来后 第 1 个触发器的 Q0由 0 变为 1 是正跳 变使得第二个触发器翻转 Q2由 1 变为 0 第 3 个触发器及后面的触发 器不翻转 此时计数器的状态为 11111111101 当第 4 个计数脉冲到来后 第 1 个触发器的 Q0为 1 变为 0 是负跳 变 后面的触发器不翻转 此时计数器的状态为 11111111100 依次类推 每输入一个计数脉冲 第 1 位触发器翻转一次 而第 2 位触发器在第一位触发器 Q0由 0 变为 1 的时候翻转 同样第 3 位触发 器是在第 2 位触发器 Q2由 0 变为 1 时才翻转 1 次 而每输入一个计数 脉冲 第一个触发器就翻转一次 当 Q0由 1 变为 0 时第二个触发器翻 转一次 其它的触发器按照同样的方式翻转 输入第 40960000 个脉冲 后 计数器又回到 1111111111 状态 这标志着十二位计数器计数完毕 开始下一个循环计数 由此可知该计数器是一个异步减计数器 图 2 2 计数器 把上面分析过程用波形来表示 图 2 3 时钟波形图 由图 2 3 可以看出每经过一级触发器 脉冲的周期就会增加一倍 即频率降为原来的 1 2 于是第 2 位触发器 Q 端波形为二分频我们取 第 6 7 8 9 12 位触发器的 Q 端就可以得到我们 所需要的时钟 2 42 4 MAXPLUS MAXPLUS 软件的使用软件的使用 2 4 12 4 1 特点特点 MAX PLUS 是 Multiple Array Matrix and Programmable Logic User System 的缩写 它提供了与结构无关的设计环境 支持 FLEX MAX 及 Classic 系列器件 其简单易学 易用 可视化 集 成化设计环境等优点为业界所公认 MAX PLUS 具有开放的界面 支持多平台工作 还具有核开放的特点 允许设计人员添加自己的宏功 能模块 充分利用这些模块 可以大大减轻设计的工作量 成倍的缩短 开发周期 该软件支持各种语言输入 包括 VHDL Verilog 和 Altera 自己的硬件描述语言 AHDL 2 4 22 4 2 设计流程设计流程 使用 MAX PLUS 的设计过程如图 2 4 所示 若任一步出错或未 达到设计要求则应修改设计 然后重复以后各步 图 2 4 MAX PLUS 的设计流程 1 输入设计项目 逻辑设计的输入方法有原理图输入 gdf 文本输入 vhd 波 形输入 wdf 以及第三方 EDA 工具生成的文件 输入方法不同 生成 设计文件的名称后缀就不同 2 编译设计项目 首先 根据设计项目要求设定编译参数和编译策略 然后对设计项 目进行网表提取 逻辑综合 器件适配 并产生报告文件 rtp 延时 信息文件 snf 等 供分析 仿真和编程使用 3 校验设计项目 设计项目校验方法包括功能仿真 模拟仿真和定时分析 我们采用 的是功能仿真 是指在不考虑器件延时的理想情况下仿真设计项目的一 种项目验证方法 成为前仿真 通过功能仿真可以验证一个项目的逻辑 功能是否正确 4 编程验证设计项目 用 MAX PLUS 编程器通过 Altera 编程硬件或其它工业标准编程 器 将经过仿真后的编程目标文件编入所选定的 Altera 可编程逻辑器件 中 然后加入实际激励信号 测试是否达到设计要求 2 52 5 原理图的输入原理图的输入 1 打开 MAX plusII 2 新建一个图形文件 File 菜单 new 新建文件时选择 Graphic Editor 3 输入设计文件 现在图形文件中输入电路 这个电路需要 dff NOT 两个逻辑门电 路和输入 输出端 依次点击 Symbol Enter Symbol 或者双击空白处 弹出窗口如图 2 5 图 2 5 窗口对话框 在 Symbol Name 中输入 dff 点 OK 同样可以加入 not input output 对 input output 鼠标左键双击 PIN NAME 那么 PIN NAME 被 选中 并且变黑 然后输入你要改的名字 如 clk 如图 2 6 图 2 6 clk 示意图 把元件拖动到合适位置 将光标放到元件的引线出 可以发现光标 变为十字星 此时摁住左键就可以进行连线 最后的电路图如图 2 7 图 2 7 电路图 4 保存文件 点击 file 菜单 save as 保存为 majority voter gdf Automatic Extension 选 gdf 把文件设为当前工程 FILE PROJECT SET PROJECT TO CURRENT FILE 这时 MAX PLUS II 的标题条将显示新 的项目名字 如图 2 8 所示 图 2 8 项目示意图 2 62 6 编译编译 我们先要指定所用芯片的型号 菜单 Assign Device 如图 2 9 所示 图 2 9 Device编译对话框 将弹出一窗口 注意把 show only fastest speed grades 前的钩去掉 否 则看不到 EPM7064SLC44 10 图 2 10 EPM7064SLC44 10编译对话框 在 Debice Family 中选择 MAX7000S DEVICE 选择 EPM7064SLC44 10 然后依次执行 File Project save use ieee std logic 1164 all use ieee std logic arith all use ieee std logic unsigned all entity clk div is port clk in std logic clk div2 out std logic clk div64 out std logic clk div128 out std logic clk div256 out std logic clk div512 out std logic clk div4096 out std logic end clk div architecture rtl of clk div is signal count std logic vector 5 down to 0 begin process clk begin if clk event and clk 1 then if count 111111111111 then count 0 else count count 1 end if end if end process clk div2 count 0 clk div64 count 1 clk div128 count 2 clk div256 count 3 clk div512 count 4 clk div4096SAVE 或点工具栏上的存盘符号 图 2 20 保存对话框 把文件保存为 majority voter vhd 路径中不要有中文字符 Automatic Extension 选 vhd 图 2 21 majority voter vhd 对话框 把文件设为当前工程 FILE PROJECT SET PROJECT TO CURRENT FILE 至此 程序输入就已经完成了 对于程序的编译 仿真实现 与原理图 类似在此不再赘述 2 92 9 下载验证下载验证 1 DEVICE 选择 指定芯片的管脚 也就是把你设计的 IO 口如 clk clr 指定到芯片 对应的管脚上 Assign Pin Location Chip 也可以在空白处点右键 选 Assign Pin Location Chip 图 2 22 Pin Location 对话框 将弹出下图窗口 图 2 23 对话框 在 Node Name 中添入 clk Chip Resource 下的 Pin 中输入管脚 43 在 Pin type 中输入 input 点 ADD 连后同样指定以下管脚 表 2 3 管脚输入值 Node namepinPin type clk44input clr45input Q136output Q237output Q334output Q433output Q540output 点击菜单 MAX plusII programmer 图 2 24 programme 对话框 将会弹出编程窗口 图 2 25 编程窗口 我们现在先要选择适当的编程器 一定要打开编程窗口才可以看 到这些设置 图 2 26 编程窗口设置 设置如下 Hardware Type 选择 Byte Blaster MV 图 2 27 Byte Blaster MV 窗口设置 点击图中的 Program 将看到红条不断添满状态条 最后弹出编程 成功的窗口 如图 图 2 28 编程成功的窗口 下载结束后 就可以用示波器和频率计 测量相应管脚的频率和波 形 通过测量 所得到的时钟信号正是我们需要的 到此我的软件部分设计已经完成 在这个过程中 我熟悉了该软件 的使用 通过使用该软件 我完成了我的设计任务 第第 3 3 章章 RCRC 震荡器基本工作原理震荡器基本工作原理 3 13 1 传统传统 RCRC 震荡器电路震荡器电路 图 3 1 给出了最基本的振荡器电路的结构 其中 EN 为使能信号端 图 3 1 与非门与反相器组成的 RC 振荡器电路 当其为高时 电路正常工作 振荡频率取决与 RC 的乘积 近似估 算值为 T 2 2RC 2 在振荡器的输入端加上 施密特触发器 对输入 信号做滤波处理 达到了对波形整形的目的 在一定程度上提高了 RC 振荡器周期的精度 但是 这种振荡器的周期在本质上还是由 RC 的乘 积所决定 所以 它不能从本质上提高 RC 振荡器的周期精度 这种电 路结构如图 3 2 所示 RC 振荡器有 RC 移相振荡器和桥式振荡器 2 种 而应用最多的属 RC 桥式振荡器 即文氏桥振荡器 已具有较好的正弦波振荡波形 输 出信号幅度稳定 非线性失真小 频率调节范围宽等优点 因此在低频 振荡器中获得广泛应用 3 23 2 RCRC 文氏桥震荡器的工作原理文氏桥震荡器的工作原理 文氏桥振荡器由一个具有选频作用的正反馈网络与一个具有负反馈 的两级同相放大器组成 其方框图如图 3 2 所示 正反馈网络由 R1C1 R2C2组成 其反馈系数为 1 1 1 2 2 1 1 2 2 0 0 0 cj R cj R cj R U U F f 3 1 整理后得 1 1 1 22 12 1 2 2 1 0 Rc Rcj C C R R F 3 2 图 3 2 RC 文氏桥振荡器方框图 取 R1 R2 R C1 C2 C 则上式简化为 1 3 1 CR cRj F 3 3 由 3 1 式可见 正反馈系数是一复数 并且是频率的函数 其幅模 与相角随频率的变化关系如图 3 3 所示 图 3 3 及的频率关系曲线 0 F t 其模为 22 1 3 1 CR CR F 3 4 相移为 3 1 1CR cR tg t 3 5 的模反映出选频网络的输出与输入信号幅度之比相移甲反映了 0 F 选频网络输出信号相对输入信号的相位差 由振荡器原理可知 要产生振荡必须首先满足相位条件 即要求反 馈电压与放大器输入电压同相 一般放大器采用两级阻容耦合放 F O U i O U 大器 其输出电压与输入电压同相 因此 要 0 O U i O U 产生振荡必须使与同相 即反馈系数应为实数 由 3 1 F O U 0 O U O F 式可见 要使为一实数 必须满足 O F 0 1 CR CR 即当 RC C 1 时 模 3 1 0 F 0 t 以上说明 只有在 这个频率 反馈系数才为一实数 且为最大值 也就是说 只有在 0 这个频率才能产生振荡 这就是正反馈网络的选频作用 振荡频率 0 的大小由它的元件数值决定 改变 R 或 C 的数值就可以改变振荡频率 在满足相位条件的基础上 产生振荡的第二个条件是振幅条件 即 必须满足 1 FAu 或 F FAU 1 3 4 式中 Au 是两级放大器的电压增益 Au 1 F 是振荡的起振条件 Au 1 F 是振荡的振幅稳定条件 由 3 4 式 得出 振荡稳定时 放大器的增益 Au 3 起振时 必须使 Au 3 如果 放大器不加负反馈 则增益 Au 很容易大于 3 起振容易 但振幅稳定必 须靠非线性元件使 Au 由大于 3 减小到等于 3 此时振荡波形必然失真 为了使振荡波形为良好的正弦波 而又易于起振 在放大器中引入一定 量的负反馈 并使这个负反馈支路含有非线性元件 常用的非线性元件 一般是热敏电阻 热敏电阻的阻值随电压的增高而减小 起振时热敏电 阻的阻值大 负反馈支路的反馈系数小 使同相放大器放大信数 Au 30 总结以上所述 得出 RC 文氏桥振荡器的几点结论 由振荡的相位条件得出振荡的频率决定于正反馈网络的元件数 值 由振荡的振幅条件决定了放大器的增益 以及引入负反馈的原 因 为了使振荡稳定而又不失真 必须在负反馈支路中引入非线性 元件 3 33 3 新型高精度新型高精度 RCRC 震荡器震荡器 图 3 4 带施密特触发器的 RC 震荡器 RC 振荡器不够稳定而且精度不高的主要原因是因为它的电平翻转 与电源电压的跳变密切相关 如果采用两路信号作误差比较 由于这两 路信号同时都受到电源电压变化的影响 在作误差比较的时候可以消除 或者部分消除电源电压的影响 从而使振荡器的波形稳定 传统的 RC 振荡器精度不高的另一个原因是它的周期主要依赖 RC 的乘积 为了提 高精度 可以使振荡器的周期主要由误差比较器的延迟时间来决定 而 用 RC 的充放电时间来微调 这样可以得到相对精度较高的振荡器电路 改进后的电路原理图如图 3 5 所示 1 工作原理 图 3 5 改进后的高精度 RC 震荡器电路图 信号线 Y2 引入的是控制信号 当 Y2 为高的时候 N5 导通 P4 截止 R1 和 R2 分压 提供参考电压 Vref 该电路正常工作 否则电 路停止工作 振荡器停振 RC 电路的振荡原理是利用对电容充放电时 电容两极板上电位不可突变的特性来实现的 因此 可以通过对 RC 两 端的电压的控制来实现对电路周期的控制 图 3 5 中 VVab3 VC 作为反馈信号输入误差放大器 并与 Vref 作比较 输出的电压经过反相器的整形之后输出 该输出电压又 会影响 使其对电容反相充电 由于 N4 是反比管 所以通过它的 ab V 电流很小 也就是说误差比较器的输出电流很小 同理 P5 和 N6 也 是倒比管 它们的寄生电容很大 图 3 5 中的 E 点电位 icdtVE 随时 间变化缓慢 从而造成 ab V 的变化很缓慢 即当对电容 C2 充电完成以 后 由于 ab V 并没有立即发生改变 所以 C 点的电位 C V 也不发生变化 继续维持原来的高电位状态 设经过时间 t1 后 ab V 变化 此时电容 C2 开始放电 放电完毕 C V 又维持低电位 可以使这个时间 t1 远大于 RC 的充放电时间 那么该振荡器的周期就主要由误差比较器来决定 对于该电路 可以通过调节 R1 和 R2 的比值来改变 Vref 的值 从而改变输出方波的占空比 而电阻 R3 的主要作用是降低功耗 首先 它可以限制本身所在支路的电流 由于 P5 和 N6 是倒比管 它们的等 效电阻很大 为了能与其相比较 电阻 R3 的阻值也比较大 再则 电 阻 R3 可以防止 P6 N7 同时导通 使得 P6 N7 所在支路的功耗大大 减少 从上面的分析还可以看出 利用调节 N4 的宽长比可以调节误差 比较器的输出电流 而调节 P5 和 N6 的宽长比则可以调节它们的寄生 电容 将两种调节结合起来 就可以调节误差比较器的延迟时间 t1 的 大小 然后再利用调节 R4 C2 来对整个周期进行微调 这样就达到了 提高振荡器精度的目的 3 43 4 振荡周期振荡周期 令 RC 利用拉普拉斯变换可以求得电容 C2 在充电时 3 6 利用逆拉普拉斯变换容易得到 3 7 在该电路中 R 53k 利用 3 7 可以求得 VC 要达到 VDD 的充电时间 同理 电容 C2 放电到 0 的时间与之相同 N 管的电导系数为 3 8 阈值电压分别为 VVtn1 1 tp V 1 1V 栅源电压差和漏源电 压差分别用 VGS 和 VDS 表示 如图图 3 5 所示 在 D 处和 E 处分 别有寄生电容 CL1 和 CL2 CL1 由 P2 的耗尽电容和 P3 的栅源电容 组成 2 而 CL2 则由 P3 N4 的漏扩散区造成的总耗尽电容和 P5 N6 的栅源电容组成 为了简化计算 不妨设 3 9 N3 管工作在饱和区 故有 3 10 忽略沟道调制效应 即 0 并将 3 代入 5 可得流经 N3 管的电流为 3 11 N4 管和 N3 管形成电流镜 所以可得流经 N4 管的电流为 3 12 比较器产生的延时由两部分组成 即第一级延时 T1 和第二级延 时 T2 组成 设误差比较器的总延时为 T 则有 T T1 T2 8 式中 3 13 联合 4 6 9 式可得 T1 7 65 s 对于第二级 可以假设对 CL2 的充电电流是恒定的 2 3 那么容 易得到 3 14 联立 4 7 11 式可得 T2 2 01 s 3 15 表 3 1 扩散电阻和扩散金属电容的 PCM 参数 名称单位最小值典型值最大值 P R170100130 C M N Ff um22 152 753 25 所以误差比较器的总延时为 3 16 所以振荡器的周期应为 3 17 由以上的分析可知 普通的 RC 振荡器周期主要由 RC 的乘积值所 决定 由于工艺本身的容差 使得这个值很不精确 4 表 1 给出了本 文采用的工艺所提供的 PCM 参数值 由此数据可知 在用 P 型扩散层 做电阻 N 型扩散层与金属层做电容的情况下 单位 RC 的乘积误差 最大可能达到约 10 本文所提出的振荡器周期主要由误差比较器的延 迟时间 T 所决定 而这个延迟时间又主要由充放电的电流所决定 从 而大大降低了由工艺引起的 R C 的容差对整个振荡器周期的影响 因 此 提高了 RC 振荡器周期的精度 由式 3 14 不难得到 在相同的 工艺条件下 本文所提出的振荡器周期误差约为普通 RC 振荡器周期误 差的 1 3 3 53 5 仿真结果和讨论仿真结果和讨论 图 3 6 中的 out 是利用 Cadence 公司的 Spectre 仿真器对图 3 1 所 示传统常见的 RC 振荡器电路仿真的输出波形 图 3 6 普通振荡电路波形 所用模型是 CSMC 公司的 0 6 m 的 NDPDM 标准 CMOS 工艺的 Bsim3 model 当电阻 R 取值为 183 9k 电容 C 取值为 60pF 时 它 的周期约为 25 07 s 图 3 7 是对改进电路仿真的结果 b13 是 R4 和 C2 的振荡波形 b23 是误差比较器的输出波形 b11 为振荡器电路的最终输出波形 f 40kHz 占空比为 50 幅度为 3V VDD 为 3V 控制信号 Y2 为 3V 由图可以测得 C2 的充放电时间为 4 0 s 误差比较器的延迟时间 为 8 6 s 振荡器的周期为 25 04 s 误差比较器的延迟时间的理论值与 实际测量值相差了 1 06 s 可能的原因是在计算寄生电容时只计 图 3 7 改进电路防真的波形 算了栅源寄生电容而忽略了耗尽电容 使理论值偏小 周期的理论 值与实际测试值偏差 1 70 s 相对偏差仅为 3 75 在误差允许的范围 之内 仿真结果与理论推导值基本吻合 通常 集成电路的功耗可以近似写成 式中 总 P 为电路的总功耗 P静为静态功耗 P 动为动态功耗 它们分别可以写成 3 18 3 19 其中 fc 为电路工作频率 Cl 为负载电容 VDD 为电源电压 I 为漏 电流 由于该电路本身并不额外增加负载电容 所以在相同工作频率和 电源电压的条件下 动态功耗不大于传统的 RC 振荡器 而由于它的漏 电流很小 故减小了电路的静态功耗 从而减小了电路的总功耗 如图 3 8 所示 该电路的漏电流平均值仅约为 11 A 图 3 8 RC 振荡器电路图 3 63 6 版图实现版图实现 根据 CSMC 公司的 0 6 mN 与 DPDM 标准 CMOS 工艺设计规则设 计的版图 如图 3 9 所示版图尺寸 70 5 62 5 m2 提取版图的网表和 模拟参数 LPE 进行后仿真 当工作电压为 3V 时 测得其最小工 作频率为 20kHz 最大工作频率为 70kHz 图 3 9 新型 RC 震荡器电路版图 3 73 7 结论结论 本文提出了一种新型高性能低功耗的 RC 震荡器电路 该震荡电路 结构简单 易于集成 并具有较高精度 通过少量调节电路 就可得到 不同占空比的振荡波形 由于该电路的实现原理要求 RC 充放电时间远 小于电容 C 两端电平的翻转时间 所以该电路的频率受到一定的限制 在对低频模拟集成电路或混合信号集成电路设计中 该电路具有非常广 泛的应用 第第 4 4 章章 硬件电路硬件电路 通过上面的软件部分设计的介绍 我们不禁要问 时钟该如何取得 因此我们用硬件电路设计了时钟源 然后用 CC4020 集成块实现分频 该电路的作用是给用软件设计的分频电路下载后 提供时钟源 4 14 1 高精度高精度 RCRC 震荡电路的设计震荡电路的设计 时钟信号一般由震荡器产生 不需要外加输入信号 便能产生输出 信号的电路称为振荡器 按照产生的波形 振荡器可分为正弦波振荡器和非正弦波振荡器 按照产生振荡的工作原理 振荡器分为反馈式振荡器和负阻式振荡器 我们所需要的是方波属于非正弦波振荡器 方波的获取 通常使用两种方法 一种是利用脉冲信号产生器直接 产生 另一种则是对已有的信号进行变换 使之满足系统的要求 我的 设计采用第一种方法 其实现的方案也有好几种 例如 多谐震荡器 施密特触发器 单稳态触发器等 多谐振荡器可以由门电路组成 也可 以由石英晶体震荡器组成 4 1 14 1 1 多谐震荡器多谐震荡器 多谐震荡器是一种自激振荡电路 该电路在接通电源后无须外接触 发信号就能产生一定频率和幅值的矩形脉冲波和方波 由于多谐震荡器 在工作过程中不存在稳定状态 故又称为无稳态电路 4 24 2 门电路组成的多谐震荡器门电路组成的多谐震荡器 门电路组成的多谐震荡器虽有多种电路形式 但都有如下的共同的 特点 首先 电路中含有开关器件 如门电路 BJT 等 这些器件主要 作用是产生高 低电平 其次是具有反馈网络 将输出电压恰当的反馈 给开关器件使之改变输出状态 另外还有延迟环节 利用 RC 电路的充 放电特性可以实现延时 以获得所需要的振荡频率 图 4 1 给出了由 TTL 门电路组成的多谐震荡器 图 4 1 多谐震荡器 如对于门电路组成的多谐震荡器的工作原理在此我就不多介绍了 大家可以一些资料下面我们来分析其存在的一些缺陷 图所示的电路其 周期的一般计算公式为 T RC Ln Vdd Vdd Vdd Vth Vth 其中 Vdd 为电源电压 Vth 为门电路的门坎电平 设 Vth Vdd 2 时 可得 T 1 4RC 由此可知 门电路组成的多谐震荡器的震荡频率不仅与时间的常数 RC 有关 而且还取决于门电路的门坎电平 Vth 由于 Vth 容易受温度 电源电压及干扰的影响 因此频率稳定性较差 不能适应在频率稳定性 较高要求的场合 衡量振荡电路质量的指标之一就是频率稳定度 频率 稳定度一般用频率的相对变化量 f f0 来表示 f0 为振荡频率 f 为频率偏移 4 34 3 石英晶体震荡器石英晶体震荡器 前面介绍的多谐振荡器由于频率稳定性较差 因此我采用频率稳定 度很高的石英晶体振荡器 石英晶体的最大的特点是频率稳定度高可达 到 10 量级以上 所以凡是频率和稳定度要求较高的系统都采用石英晶体振荡器 4 44 4 石英晶体的电特性石英晶体的电特性 由阻抗频率响应可知 石英晶体的选频特性非常好 当某一个频率 为 fs 的信号通过它时 它所呈现的阻抗特别小 而偏离频率 fs 的其它 频率信号通过它时 呈现的阻抗就增大 我们把这个频率称为谐振频率 谐振频率 fs 与石英晶体几何尺寸有关 我们可以用纵坐标表示阻抗 横坐标表示频率 那么就可以做出某一几何尺寸的石英晶体频率 阻抗 特性曲线 如图 4 2 所示 它有一个极为稳定的串联谐振频率 fs 且等效品质因数 Q 值很高 只有频率为 fs 的信号最容易通过 而其他频率的信号均会被晶体所衰 减 利用石英晶体与 TTL 反相器构成的石英晶体振荡器电路如图所示 图中 并联在两个反相器输入 输出间的电阻 R 的作用是使反相器工作 在线形放大区 R 的阻值 对于 TTL 门电路通常在 0 798 2K 之间 对于 CMOS 门则常在 10 100M 之间 电路中 电容 C1 用于两个反 相器间的耦合 而 C2 的作用则是抑制高次谐波 图 4 2 石英晶体振荡器 4 54 5 石英晶体震荡器电路的工作原理石英晶体震荡器电路的工作原理 当接通电源 V1 后 反相器 G2 的输出为很小的多种频率 噪声 的信号 由于石英晶体只有在频率为 fs 的正弦信号通过它时 阻抗为 0 即很顺利通过它 其它都被它阻挡 所以 G1 的输入端得到频率 fs 的正弦信号 经 G1 G2 信号叠加增强 该信号经过耦合电容 C2 经 过反复增强后 G2 输出的幅值达到最大而被削顶失真 近似方波输出 电路中 C2 用来微调振荡频率 为了改善波形输出 增强带负载的能力 通常在振荡器的输出端再加一级反相器 4 64 6 元器件及参数的确定 元器件及参数的确定 非门选用 74LS04 选用 TTL 的原因是 虽然 CMOS 与 TTL 相比 的优点是工耗低 而且抗干扰能力远优于 TTL 但是 TTL 的可靠性要 好 短路不会烧掉 CMOS 就不同啦 电阻的选择 RI 为 2 7K R2 为 3 7K 电容 C2 的选择应使 2 RC 1 从而使 RC2 并联网络在 fs 处产生 极点 以减少谐振信号损失 根据计得到 C2 为 10PF C1 的选择应使频率为 fs 时的容抗可以忽略不计 C1 值为 100PF 石英晶体的 fs 为 4 19MHz X Fs f 图 4 3 fs 参数 4 74 7 分频电路的设计分频电路的设计 在计算机 数控装置及各种数字仪表中 计数器得到了广泛的应用 计数器除用于计数外 还大量用作分频 程序控制及逻辑控制等 从本 质上说 计数器是一个记忆装置 它能记住有多少个时钟脉冲送到输入 端并用输出端的不同状态来表示 显然 计数器需用具有记忆功能的触 发器来构成 从电路分类来看 计数器属于时序电路 在 COMS 电路系列中 计数器种类较多 按其工作方式不同可分 为 二进制计数器 BCD 码计数器 分频器 计数 脉冲分配器等几类 按时序不同又可以分为同步计数器和异步计数器 两种计数器各有其特 点 异步计数器主要特点在于各级时钟是串行连接的 此外 异步计数 器的级数比同步计数器要多 但由于受外引线的限制 级数越多 则引 出端头也应增多 使其通用性降低 异步计数器主要用于分频电路或计时电路 典型的异步计数器有 CC4020 CC4024 CC4040 CC4060 同步计数器的主要特征是计数单元由同一时钟来驱动 不存在计数 单元传输延迟时间积累问题 其工作频率比异步计数器要高 我的分频电路的设计采用一片 CC4020 来实现 这样做比前面用十 二个 D 触发器和十二个非门连接 在焊接电路的时候简单的多 避免 了因连线带来的麻烦 而且简化了电路 CC4020 内部是由 14 个 T 型触发器组成的串行二进制计数器 它 有两个输入端 一个是时钟输入端 CP 另一个是清零端 R 有十四个 分频输出端 最大分频系数为 16384 CC4020 所有的输入和输出端督 设有缓冲级 因而有较好的噪声容限 CC4020 的管脚排列如图所示 真值表见下表 4 1 表 4 1 真值表 CpR功能 下降沿0计数 1复位 图 4 4 CC4020 的管脚图 我们分频所需的频率是 64KHZ 32KHZ 16KHZ 8KHZ 1KHZ 所以所需频率与引脚如表 4 2 所示 表 4 2 CC4020 引脚分频系数所得频率 4 脚6464KHZ 6 脚12832KHZ 13 脚25616KHZ 12 脚5128KHZ 1 脚40961KHZ 本设计未使用到的引脚为悬空 元器件的选择 国产 CC4020 可由国外产品 CD4020 MC14020 直 接换用 我使用的是 MC14020 到此高精度 RC 震荡电路和分频器的理论设计部分已经完成 将上 述两个电路进行整合就得到了整个系统的电路图 4 84 8 电路的安装与调试电路的安装与调试 电路的安装所需的实验器材 电烙铁 实验板一个 导线等 将元 器件按照原理图焊接到实验扳子上 焊接时需要注意 由于晶振 74LS04 尤其是 CC4020 为 COMS 集成电路 因此在焊接时速度要快 最好烙铁充分预热后拔掉电源插头以免因时间焊长后烧坏元器件 在分 布高精度 RC 震荡电路部分元器件时 由于频率较高电路存在分布参数 要让元器件之间排列紧凑 尽量少用长导线 电路的调试所需仪器 示波器 电源一个 频率计 测试线 调试前的准备工作 1 在未焊上各元器件管座或元件之前 首先用眼睛或用万用表 直接检查线路板各处是否有明显的短路或断路的地方 还需要注意电源 是否短路 2 在对元器件的焊接过程中 对所有元器件都进行检查 例如 集成电路的好坏 元器件的数值是否选取正确 以避免在下一步的调试 过程中产生不必要的麻烦 3 管座 元器件焊接完毕后 仔细检查元器件面各元器件之间 裸落部分有无互相接触的现象 焊接面的各焊点与近邻线有无连接 本 作品的 PCB 板的布线虽然不多 但是焊接仍需很仔细 完成上述检查后 就可以给电路上电进行调试了 将直流电源调到 5V 然后将集成块的电源输入端接到直流电源的输出端 同时把地线 的也接上 然后将示波器校正好 测量相应点有无波形输出 用频率计 测试时钟频率精度是否达到当初设计的 0 1 结果与讨论 到此我们的硬件设计部分已经完成 而且达到了原先 的指标 但是在调试的过程中也出现了这样那样的问题 故障现象 发现示波器没有得到所需的波形 故障排除 原因是 LS 芯片需一个百欧级偏置电阻才能达到线性状 态 而此时增益又不够 需要 5 千才能线性 但此时负反馈太深 放大 倍数过小 小于 10 仍不可能振荡 因此我们将原来设计的 1K 的 两个电阻改为 2 7K 和 3 7K 后晶振其振了 故障现象 G1 的输出端有波形而 G2 的输入端无波形 故障排除 因为 G1 和 G2 的之间有耦合电容 其设计时应满足 C1 的选择应使频率为 fs 时的容抗可以忽略不计 将原来设计的 33PF 电容 改为 100PF 后有波形出现 故障现象 G2 的输出端波形失真 故障排除 在 G2 输出端接上一个非门以后 波形得到改善 符合 预先的设计 4 94 9 PCBPCB 设计设计 如何快捷 高效 准确的完成电子线路的设计工作是众多工程技术 人员和无线电爱好者经常遇到的问题 有时候为了使电路板尽量紧凑而 绞尽脑汁 为了布通电路板的线路而废寝忘食 又或者因为歪歪扭扭的 手绘电路板感到灰心丧气 现在好了 卓越的 Protel99SE 可以解决我们 的问题 我将用 Protel99SE 印刷电路板设计模块完成我的设计 利用 Protel99SE 设计印刷板的流程如下 1 绘制正确的原理图和网络表 原理图是设计 PCB 板的前提 而网 络表是连接原理图和 PCB 板图的桥梁 所以在绘制 PCB 电路板之前一 定要先得到正确的原理图和网络表 2 确定元件的封装 要完成从原理图到 PCB 的转换 只有各个元器 件对象的连接关系是不够的 还必须知道每一个元件的封装形