数字电子技术试题库及答案-期末考试秘籍

1 数字电子技术数字电子技术 期末试题库期末试题库 一 选择题 A A 组 1 如果采用偶校验方式 下列接收端收到的校验码中 A 是不正确的 A 00100 B 10100 C 11011 D 11110 某一逻辑函数真值表确定后 下面描述该函数功能的方法中 具有唯一性的是 B A 逻辑函数的最简与或式 B 逻辑函数的最小项之和 C 逻辑函数的最简或与式 D 逻辑函数的最大项之和 在下列逻辑电路中 不是组合逻辑电路的是 D A 译码器 B 编码器 C 全加器 D 寄存器 下列触发器中没有约束条件的是 D A 基本 RS 触发器 B 主从 RS 触发器 C 同步 RS 触发器 D 边沿 D 触发器 555 定时器不可以组成 D A 多谐振荡器 B 单稳态触发器 C 施密特触发器 D JK 触发器 编码器 A 优先编码功能 因而 C 多个输入端同时为 A 有 B 无 C 允许 D 不允许 D 触发器可以构成移位寄存器 A 基本 RS 触发器 B 主从 RS 触发器 C 同步 RS 触发器 D 边沿 D 触发器 速度最快的 A D 转换器是 A 电路 A 并行比较型 B 串行比较型 C 并 串行比较型 D 逐次比较型 9 某触发器的状态转换图如图所示 该触发器应是 C A J K 触发器 B R S 触发器 C D 触发器 D T 触发器 10 电子专业作 对于 VHDL 以下几种说法 错误的是 A A VHDL 程序中是区分大小写的 B 一个完整的 VHDL 程序总是由库说明部分 实体和结构体等三部分构成 C VHDL 程序中的实体部分是对元件和外部电路之间的接口进行的描述 可以看成是定 义元件的引脚 D 结构体是描述元件内部的结构和逻辑功能 B B 组 1 微型计算机和数字电子设备中最常采用的数制是 A A 二进制 B 八进制 C 十进制 D 十六进制 2 十进制数 6 在 8421BCD 码中表示为 B A 0101 B 0110 C 0111 D 1000 2 3 在图 1 所示电路中 使的电路是 A AY A B C D 1 2 3 4 4 接通电源电压就能输出矩形脉冲的电路是 D A 单稳态触发器 B 施密特触发器 C D 触发器 D 多谐振荡器 5 多谐振荡器有 C A 两个稳态 B 一个稳态 C 没有稳态 D 不能确定 6 已知输入 A B 和输出 Y 的波形如下图所示 则对应的逻辑门电路是 D A 与门 B 与非门 C 或非门 D 异或门 7 下列电路中属于时序逻辑电路的是 B A 编码器 B 计数器 C 译码器 D 数据选择器 8 在某些情况下 使组合逻辑电路产生了竞争与冒险 这是由于信号的 A A 延迟 B 超前 C 突变 D 放大 9 下列哪种触发器可以方便地将所加数据存入触发器 适用于数据存储类型的 时序电路 C A RS 触发器 B JK 触发器 C D 触发器 D T 触发器 10 电路和波形如下图 正确输出的波形是 A A B C D 1 2 3 4 C C 组 1 十进制数 25 用 8421BCD 码表示为 A A 11001 B 0010 0101 C 100101 D 10001 2 当逻辑函数有 n 个变量时 共有 D 个变量取值组合 A n B 2n C n2 D 2n 3 在何种输入情况下 与非 运算的结果是逻辑0 D A 全部输入是 0 B 任一输入是 0 C 仅一输入是 0 D 全部输入是 1 4 存储8 位二进制信息要 D 个触发器 3 A 2 B 3 C 4 D 8 5 欲使JK 触发器按Qn 1 n 工作 可使JK 触发器的输入端 A Q A J K 1 B J 0 K 1 C J 0 K 0 D J 1 K 0 6 多谐振荡器可产生 B A 正弦波 B 矩形脉冲 C 三角波 D 锯齿波 7 在下列逻辑电路中 不是组合逻辑电路的是 A A 译码器 B 编码器 C 全加器 D 寄存器 8 八路数据分配器 其地址输入端有 B 个 A 2 B 3 C 4 D 8 9 8 位移位寄存器 串行输入时经 D 个脉冲后 8 位数码全部移入寄 存器中 A 1 B 2 C 4 D 8 10 一个无符号 8 位数字量输入的 DAC 其分辨率为 D 位 A 1 B 3 C 4 D 8 D D 组 1 下列四个数中 最大的数是 B A AF 16B 001010000010 8421BCD C 10100000 2D 198 10 2 下列关于异或运算的式子中 不正确的是 B A AA 0B 1 AA C A0 AD A1 A 3 下列门电路属于双极型的是 A A OC 门B PMOS C NMOSD CMOS 4 对于钟控 RS 触发器 若要求其输出 0 状态不变 则输入的 RS 信号应为 A A RS X0B RS 0X C RS X1D RS 1X 5 如图所示的电路 输出 F 的状态是 D A AB A C 1D 0 6 AB A 在四变量卡诺图中有 B 个小格是 1 A 13B 12 C 6D 5 7 二输入与非门当输入变化为 A 时 输出可能有竞争冒险 4 A 01 10 B 00 10 C 10 11 D 11 01 8 N 个触发器可以构成能寄存 B 位二进制数码的寄存器 A N 1 B N C N 1 D 2N 9 以下各电路中 B 可以产生脉冲定时 A 多谐振荡器 B 单稳态触发器 C 施密特触发器 D 石英晶体多谐振荡器 10 输入至少 B 位数字量的 D A 转换器分辨率可达千分之一 A 9 B 10 C 11 D 12 E E 组 1 下列编码中 属可可靠性编码的是 A 格雷码 B 余 3 码 C 8421BCD 码 D 2421BCD 码 2 下列电路中 不属于时序逻辑电路的是 A 计数器 B 加法器 C 寄存器 D M 序列信号发生器 3 下列函数 Y F A B C D 中 是最小项表达式形式的是 A Y A BC B Y ABCD AC C D DCBADCBAY BCDACDBAY 4 要实现 JK 触发器的 J K 取值应为 nn QQ 1 A J 0 K 0 B J 0 K 1 C J 1 K 0 D J 1 K 1 5 用 555 定时器组成施密特触发器 外接电源 VCC 12V 电压 输入控制端 CO 外接 10V 电 压时 回差电压为 A 4V B 5V C 8V D 10V 二 判断题 A 组 1 MP 音乐播放器含有 D A 转换器 因为要将存储器中的数字信号转换成优美动听的模 拟信号 音乐 2 真值表 函数式 逻辑图 卡诺图和时序图 它们各具有特点又相互关联 3 有冒险必然存在竞争 有竞争就一定引起冒险 4 时序逻辑电路的特点是 电路任一时刻的输出状态与同一时刻的输入信号有关 与原有 状态没有任何的联系 5 电子专业作 FPGA 是现场可编程门阵列 属于低密度可编程器件 B 组 5 1 时序电路无记忆功能 组合逻辑电路有记忆功能 2 在普通编码器中 任何时刻都只允许输入二个编码信号 否则输出将发生混乱 3 基本的 RS 触发器是由二个与非门组成 4 A D 转换器是将数字量转换为模拟量 5 逻辑电路如下图所示 只有当 A 0 B 0 时 Y 0 才成立 C 组 1 若两个函数具有不同的逻辑函数式 则两个逻辑函数必然不相等 2 三态门的三种状态分别为 高电平 低电平 不高不低的电压 3 D 触发器的特性方程为 Qn 1 D 与 Qn无关 所以它没有记忆功能 4 编码与译码是互逆的过程 5 同步时序电路具有统一的时钟 CP 控制 D D 组 1 时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关 2 D 触发器的特性方程为 Qn 1 D 与 Qn无关 所以它没有记忆功能 3 用数据选择器可实现时序逻辑电路 4 16 位输入的二进制编码器 其输出端有 4 位 5 时序电路不含有记忆功能的器件 三 填空题 A 组 数字电路按照是否有记忆功能通常可分为两类 组合逻辑电路 时序逻辑电路 三态门的三种状态是指 0 1 高阻 实现 A D 转换的四个主要步骤是 采样 保持 量化 编码 将十进制转换为二进制数 八进制数 十六进制数 25 6875 D B O 5 寄存器分为 基本寄存器 和 移位寄存器 两种 6 6 半导体数码显示器的内部接法有两种形式 共 阳极 接法和 共 阴极 接法 7 与下图真值表相对应的逻辑门应是 与门 输入 A B输出 F 0 00 0 10 1 00 1 11 8 已知 L A C 则 L 的反函数为 CBF 9 基本 RS 触发器 若现态为 1 S R 则触发状态应为 1 10 电子专业选作 ROM 的存储容量为 1K 8 则地址码为 10 位 数据线为 8 位 B 组 1 请将下列各数按从大到小的顺序依次排列 246 8 165 10 10100111 2 A4 16 10100111 2 246 8 165 10 A4 16 2 逻辑函数有三种表达式 逻辑表达式 真值表 卡诺图 3 TTL 逻辑门电路的典型高电平值是 3 6 V 典型低电平值是 0 3 V 4 数据选择器是一种 多个 输入 单个 输出的中等规模器件 5 OC 门能实现 线与 逻辑运算的电路连接 采用总线结构 分时传输数据时 应 选用 三态门 6 逻辑表达式为 它存在 0 冒险 BACABCF 7 时序逻辑电路在某一时刻的状态不仅取决于 这一时刻 的输入状态 还与电路 过去的 状态有关 8 触发器按逻辑功能可以分为 RS D JK T 四种触发器 9 双稳态触发器电路具有 两个稳态 并能 触发翻转 的两大特性 10 模数转换电路包括 采样 保持 量化 和编码 四个过程 C 组 1 二进制 1110 101 2转换为十进制数为 14 625 2 十六进制数 BE 6 16转换为二进制数为 10111110 011 2 3 F BCD AC AB ABC m 7 10 11 12 13 14 15 ABC 4 F AC D 的最小项表达式为 m 1 3 9 10 11 14 15 B 5 一个基本RS 触发器在正常工作时 它的约束条件是 1 则它RS 不允许输入 0 且 0 的信号 SR 6 555 定时器的最后数码为555 的是 TTL 产品 为7555 的是 CMOS 7 产品 7 TTL 与非门的多余输入端悬空时 相当于输入 高 电平 8 数字电路按照是否有记忆功能通常可分为两类 组合逻辑电路 时序逻辑电路 9 对于共阳接法的发光二极管数码显示器 应采用 低 电平驱 动的七段显示译码器 10 F AB 的对偶函数是 F A B CC D 组 1 将 234 8按权展开为 2 82 3 81 4 80 2 10110010 1011 2 262 54 8 B2 B 16 3 逻辑函数 F B D 的反函数 A C ACFBD 4 逻辑函数通常有 真值表 代数表达式 卡诺图 等描述形式 5 施密特触发器具有 回差 现象 又称 电压滞后 特性 6 在数字电路中 按逻辑功能的不同 可以分为 逻辑电路 和 时序电路 7 消除冒险现象的方法有 修改逻辑设计 吸收法 取样法 和 选择可靠编码 8 触发器有 2 个稳态 存储8 位二进制信息要 8 个触发器 9 逻辑代数运算的优先顺序为 非 与 或 10 寄存器按照功能不同可分为两类 移位 寄存器和 数码 寄存器 E 组 1 数字信号的特点是在 上和 上都是不连续变化的 其高电平和 低电平常用 和 来表示 2 请将下列各数按从大到小的顺序依次排列 123 8 82 10 1010100 2 51 16 以上四个数中最小数的 8421BCD 码为 8421BCD 3 除去高 低电平两种输出状态外 三态门的第三态输出称为 状态 4 在 555 定时器组成的脉冲电路中 脉冲产生电路有 脉冲 整形电路有 其中 属于双稳态电路 5 存储容量为 4K 8 的 SRAM 有 根地址线 有 根数据线 用其扩展 成容量为 16K 16 的 SRAM 需要 片 6 实现 A D 转换的四个主要步骤是 和编码 四 综合题 A 组 1 用代数法化简 CACBCAABY 8 解 CBABAACBABCCACBABY BACBBA 2 卡诺图化简 解 CBY 1 AB C011110 0 11 00 0 1 1 0 B C 3 电路如下图所示 已知输入波形 试写出 Y 的逻辑表达式并画出输出波形 解 BAY 4 跟据给定的波形 画出电路的输出 i u 0 u 解 9 5 用 8 选 1 数据选择器 74LS151 实现函数 CBCABAF A B A0 A1 A2 D0D1D2D3D4 D5 D6D7 Q C F S 解 1 将输入变量 C B A作为 8 选 1 数据选择器的地址码 A2 A1 A0 2 使 8 选 1 数据选择器的各数据输入 D0 D7分别与函数 F 的输出值一一相对应 即 A2A1A0 CBA D0 D7 0 D1 D2 D3 D4 D5 D6 1 则 8 选 1 数据选择器的输出 Q 便实现了函数 CBCABAF A B A0 A1 A2 D0D1D2D3D4 D5 D6D7 Q C F S 6 分析下图所示的时序逻辑电路 设触发器的初态为 Q1 Q0 0 试 1 写出输出方程 驱动方程 状态方程 2 列出状态转换真值表 10 3 画出时序图 4 分析电路的逻辑功能 Q X 0 CP Q 1 Z 解 1 写出各逻辑方程 驱动方程 J0 K0 1 J1 K1 n QX 0 将驱动方程代入 JK 触发器的特性方程 nnn QKQJQ 1 得 次态方程 nn QQ 0 1 0 nnnnnnn QQXQQXQQXQ 101010 1 1 输出方程 nnQ QZ 01 2 列出状态表如表所示 表解 6 2 X S 01 Q1nQ0nQ1n 1Q0n 1ZQ1n 1Q0n 1Z 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 0 1 1 0 0 1 1 0 1 0 0 0 0 1 3 画出状态图及波形图如图解所示 Q 1 1 1 00 10 Q 01 0 0 0 11 0 0 0 0 0 1 1 0 1 0 1 0 X Z Q X 0 CP Q 1 Z a b 4 逻辑功能分析 11 由状态图可以很清楚地看出电路状态转换规律及相应输入 输出关系 该电路一共有 4 个状态 00 01 10 11 当 X 0 时 按照加 1 规律从 00 01 10 11 00 循环变化 并每当转换为 11 状态 最大数 时 输出 Z 1 当 X 1 时 按照减 1 规律从 11 10 01 00 11 循环变化 所以该电路是一个可控的四进制计数器 其中 Z 是进位信 号输出端 B 组 1 用公式法化简下列逻辑表达式 1 A B 2 A B C ABA B C B A 1AB 2 用卡诺图化简下列逻辑表达式 1 F A B C D m 0 1 2 3 5 7 F DA BA 3 试画出 Q 端波形 设初始 J 1 Q 0 悬空表示接高电平 4 用 74LS138 和门电路实现函数 F A B 并画出逻辑电路图 B CA BC F 64210 YYYYY AB CD 00 01 11 10 00 1 0 0 0 01 1 1 0 0 11 1 1 0 0 10 1 0 0 0 12 A B C L 5 试设计一个满足下图功能的组合逻辑电路 1 真值表 A B CL 0 0 00 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 00 1 1 11 L AC BC 6 分析下图时序电路 设初 始状态为 0 1 列出时钟方程和驱动方 程 2 列出状态方程 13 3 列出状态表 4 画出状态图 5 描述电路功能 解 1 时钟方程 CP1 CP2 CP3 CP 驱动方程为 n QD 13 n QD 32 n QD 21 2 D 触发器的特性方程为 Qn 1 D 状态方程为 nn QQ 1 1 3 nn QQ 3 1 2 nn QQ 2 1 1 3 状态表 n Q3 n Q2 n Q1 1 3 n Q 1 2 n Q 1 1 n Q 0 0 01 0 0 1 0 01 1 0 1 1 01 1 1 1 1 10 1 1 0 1 10 0 1 0 0 10 0 0 0 1 01 0 1 1 0 10 1 0 4 状态图 Qn 3Q n 2Q n 1 000100110010 001011111101 a b 5 功能 同步六进制计数器 电路不能自启动 C 组 1 用代数法化简 F A B C D m 1 2 6 7 8 10 13 14 15 14 参考答案 F B C D CD BC ABD 或 ACD A B D 或 A B C 2 用卡若图化简 F A B C D m 2 3 4 5 8 9 14 15 参考答案 F A B C A B C ABC A B C 3 分析下图逻辑电路图的功能 参考答案 Y A B CBCA 由真值表可以看出 只有当 A B C 三个变量全部相等的时候 输出是 1 其 余输出是 0 这实际上是一个同比较器 即输入变量不等时 输出是 1 否则输 出是 0 4 试分析图示时序电路 列出它的状态转换真值表 画出状态转换图及相应的输出波形 Q1及 Q2 并说明电路的功能 1J C1 1K 1 1J C1 1K 1 Q2Q1 CP FF1FF2 5 用 74LS138 和门电路实现下面多输出函数 画出逻辑电路图 CBACBY 1 CBCBACBAY 2 ACY 3 6 用下降沿触发的 JK 触发器 设计一个按自然序进行计数的同步七进制加法计数器 参看教材 119 页 13 题 15 7 电子专业选作 试用 ROM 实现下列函数 参考答案 D 组 1 利用公式进行化简 10 F AD A AB C BD ACEF EF DEFG DAB 解 F AD A AB C BD ACEF EF DEFG DAB A AB C BD ACEF EF DEFG AB A C BD EF DEFG AB A C BD EF DEFG B A C BD EF B 2 利用卡诺图进行化简 10 ABCCBACBACBAY 1 CABCY 2 ABCDDCABDCBADBCACDBADCBAY 3 BCDACDABDABCY 4 16 DCADC ABC AF 解 DCADC ABC AF DCADCA BCA AC A C ACBCDA BD AB CD 0001 1 1 10 001101 011100 110011 101011 F AC ACBD 3 用普通机械开关转接电平信号时 在触点接触瞬间常因接触不良而出现 颤抖 现象 如图 a 所示 为此 常采用图 b 所示防抖动开关电路 试画出波形 Q 和 并从中体Q 会防抖动原理 10 S S R Q S 解 电路的输出波形 Q 和如图所示 Q B C 4 1 D B e B 0 S 17 4 试写出图示电路的表达式 并画出相应的输出波形 10 解 1 按照题意 写出电路的逻辑表达式 CABAY 2 将波形图按照要求写出真值表 A B C Y 0 0 1 1 0 1 1 1 1 0 1 1 0 0 1 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 1 1 1 3 画出波形图如下 A B C F A B C F 18 5 分析如图所示电路 说明电路实现的逻辑功能 15 A B C Y 解 1 根据逻辑电路图写出各个输出端 Y1 Y2 Y3 的逻辑表达式 A B C Y Y1 Y2 Y3 ABY 1 BCY 2 CAY 3 ACBCABYYYY 321 2 将逻辑表达式进行化简 得 ACBCABYYYY 321 CABCABY 3 根据表达式列出真值表 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 4 由真值表判断电路的逻辑功能为 当输入 A B C 中有 2 个或 3 个为 1 时 输出 Y 为 1 否则输出 Y 为 0 所以这个电 路实际上是一种 3 人表决用的组合电路 只要有 2 票或 3 票同意 表决就通过 19 E 组 将函数化简为最简与或式将函数化简为最简与或式 1 代数法化简 代数法化简 2 卡诺图化简 卡诺图化简 F A B C D m 0 2 5 7 8 10 11 13 d 3 14 15 ABCD F DCBBCAACCBAF 20 分析下图所示电路的逻辑功能 写出表达式 列真值表 描述功能 分析下图所示电路的逻辑功能 写出表达式 列真值表 描述功能 由由边边沿沿触触发发器器构构成成如如下下电电路路 分分析析 触触发发器器 F F1 1 和和 F F2 2 驱驱动动方方程程和和 时时钟钟方方程程 说说明明两两个个触触发发器器工工作作原原理理 试试画画出出 图示输入信号作用下图示输入信号作用下 Q Q1 1Q Q2 2的输出波形 设初态的输出波形 设初态 Q Q1 1Q Q2 2 1111 触触发发器器 F F1 1 触触发发器器 F F2 2 触触发发器器 F F1 1 Q1 Q1 Q Q 1 1 1 1 A B C F1 A F2 F3 F4 F6 Y2 Y1 F5 21 触触发发器器 F F2 2 用用 74LS138 译码器芯片实现函数 写出最小项表达式 画出译码器芯片实现函数 写出最小项表达式 画出 74LS138 实现的电路图 实现的电路图 ABCBACBCBAF A B D Q1 Q2 RD 74LS138 0 Y 1 Y 2 Y 3 Y 5 Y 4 Y 7 Y 6 Y A ST B ST C ST 2 A 1 A 0 A 22 计数器设计计数器设计 1 以 以 74LS29074LS290 为核心 添加适当的门 实现为核心 添加适当的门 实现 N 6N 6 计数器 要求列出有效计数状态 计数器 要求列出有效计数状态 74LS290 功能表 0 0 0 0 0 0 0 0 1 0 0 1