结型场效应晶体管教学课件PPT.ppt

第六章 结型场效应晶体管 l6.1 pn结场效应晶体管（jfet） l6.2 金属-半导体场效应晶体管（mesfet） l参考书 1集成电路器件电子学（第三版）device electronics for integrated circuit richard s. muller, theodore i. kamins, mansun chan 著王燕，张莉译 许军审效, 电子工业出版社p184-190页 2晶体管原理，刘永 张福海编著，国防工业出版社，2002.1，p273-303 6.1 pn结场效应晶体管（jfet） l6.1.1 jfet器件基本工作原理 l6.1.2 jfet器件器件类型和代表符号 l6.1.3 jfet器件分析-源极接地，漏极上加小的偏压vd l6.1.4 jfet器件分析-源极接地，漏极上加大的偏压vd l6.1.5 jfet参数 6.1.1 jfet器件基本工作原理 l源极向沟道提供多数载流子。 l沟道：栅极的耗尽区和衬底pn结耗尽区之间 的中性区。衬底通常接地。 ln沟道jfet中漏极正偏，电流通过沟道从漏 极流向源极。 l如果将源极接地，同时在栅极上加负偏压， pn界的耗尽区将扩大，沟道变窄，沟道电阻 增加，导致从沟道流向源端的电流减小，栅 极上外加偏压可以控制沟道中的电流。 lp 沟道jfet中电流从源端流向漏端。 l因为只有少量的电流流向反偏pn结，所以控 制电极上的功耗非常小，而更多的功率通过 控制电流得以传递。这种结型场效应晶体管 可用做功率放大器。 n沟道结型场效应晶体管的基本结构 6.1.2 jfet器件器件类型和代表符号 l耗尽型：栅压为零时已存在导电沟 道的器件。（常开） l增强型：栅压为零时不存在导电沟 道的器件。（常关） l例：高阻材料，当栅压为零时，栅 结扩散电势已使沟道完全耗尽而夹 断，因而栅压为零时不存在导电沟 道，只有当施加一定的正向栅压才 能形成导电沟道的器件，叫增强型 器件。 l应用：高速低功耗电路 g d s g d s g d s g d s 耗尽型 增强型 p沟n沟 6.1.3 jfet器件分析-源极接地，漏极上加 小的偏压vd 公式推导 l沟道电阻： （1 ） l式中沟道电阻率： （2 ） l漏极电流： （3 ） l （4 ） l （5 ） l把（4）、（5）代入（3）得 （6 ） ln型区完全没有耗尽区时的电导： （7 ） 栅长为l的jfet的沟道区 讨论 l电流 （8） l在给定栅压下，并且外加漏极电压很小时，可得到id和vd之间呈线性关系； l而根据栅沟道结为突变结的条件，上式中漏极电流与栅极电压成平方根关系； l电流在外加栅极电压等于零时最大。 6.1.4 jfet器件分析-源极接地，漏极上加 大的偏压vd 当漏端电压相对源端较高时，jfet沟道中耗尽 区宽度沿沟道方向发生变化 l沟道和栅之间的电压是y的函数，因此耗尽区宽度和沟道横截面积都随y变 化。耗尽区靠近漏端的电压比源端高，因此耗尽区在漏端要宽一些。 l采用缓变近似，即假设从源端到漏端，沟道和耗尽宽度变化缓慢。 电流电压关系推导 ly处沟道长度dy上的电压增量为： （9） l耗尽区宽度 受到电压 的控制， 是y处的沟道电势 ，因此 （10） l把（10）代入（9）并对两端积分得： （11） l求出积分，并重新整理得： （12） jfet中耗尽区性质漏极电压较小时 在漏极电压较小的情况下，（12）式变为（8）式，电流随漏极电压线性增加。然 而，当漏极电压较大时，电流随漏加电压的增加缓慢。 jfet中耗尽区性质漏极电压为饱和电压时 l当漏极电压较大时，电流将达到极大值，然后开始随着漏极电压增加而减少，但这与实际情况不符。 原因：当漏极电压增加时，漏端导电沟道的宽度减少，直到该区域完全耗尽，如图上图所示。当这一现象发生时，等 式（9）不再成立，所以这个等式仅在vd小于沟道夹断时的漏极电压时才有效。 l当沟道被夹断时，仍然有电流流过，因为电子通过沟道向漏端运动时没有势垒阻挡，当他们到达夹断区边界（夹 断点）时，被从漏端指向源端的电场直接拉到漏端。 jfet中耗尽区性质漏极电压大于饱和电压时 如果漏端电压继续增加，更多的电压将会降落在漏端附近的这一耗尽的 高场区，漏极电流将保持不变（饱和），这种现象称为饱和。 jfet的输出特性曲线 短沟道时，有效沟道长度缩短，饱和特性曲线与上述曲线有较大偏差。 例：沟道掺杂浓度为1016cm-3时，比饱和电压高5v的电压将使沟道耗 尽区增加1.0m，当l=8m时，l/leff=8/7， 当l=2m，则会发生较大 偏差。 jfet的转移特性曲线 6.1.5 jfet参数 l漏极饱和电压 l漏极饱和电流 l关断电压vt（vp） l最小沟道电阻rmin l栅极截止电流igss和栅极输入电阻rgs l漏源击穿电压bvds l输出功率po l跨导gm 漏极饱和电压 l定义：漏端附近沟道完全耗尽时对应的漏极电压。 l饱和时耗尽层宽度为t，由（10）式得： （13） 漏极饱和电流 l定义：与饱和电压对应的漏极电流称为饱和漏电流 （14） （7） l上式l应变为leff或乘以l/leff。 l 从（13）、（14）及输出特性曲线可以看出，饱和漏电流在栅偏压为零时最大， 且随外加负偏压的增加而减小，相应的饱和漏极电压也减小。 关断电压vt（vp） l负栅偏压足够大时，饱和漏极电流将减少至零。 l由（14）式得： （15） 最小沟道电阻rmin l定义：vgs=0，vds足够小，即器件工作在线形区时，源漏之间的沟道电阻，也称为 导通电阻。 l由（1）、（4）、（5）得： （16） 栅极截止电流igss和栅极输入电阻rgs l由于jfet的栅结总是反向偏置状态，因此，栅极截止电流就是pn结少子反向扩散电 流、势垒区产生电流及表面漏电流的总和。 l在平面型jfet中，一般表面漏电流很小，截止电流主要由pn结少子反向扩散电流、 势垒区产生电流构成，其值在10-910-12a之间。因此，栅源输入电阻相当高，其值 在108以上。但对于功率器件而言，栅极截止电流将大大增加。 漏源击穿电压bvds l在沟道较长器件中，当漏端栅结电压增加到pn结反向击穿电压时，漏端所加电压即 为漏源击穿电压bvds。 l根据定义， bvds-vgs=bvb l因此，漏源击穿电压 bvds=vgs+bvb lbvb -栅pn结反向击穿电压；vgs -栅源电压。 ln沟，vgs 0，所以，从上式可以得知，随着| vgs |的增加，bvds下降。 输出功率po l正比于器件所能容许的最大漏极电流idmax和器件容许的最高漏源峰值电压（bvds- vdsat）的乘积。 l即： po正比于idmax （bvds-vdsat） l对于功率器件来讲，不仅要求其电流容量大，击穿电压高，且在最高工作电流下具 有小的漏源饱和电压。 跨导gm l 标志着栅极电压对漏极电流的控制能力，定义： （17） l跨导在饱和区达到最大值，由（17）式得： （18） 注意：上述分析包括了几个假设： l耗尽层宽度由栅-沟道结控制，而不受衬底-沟道结影响。在漏极电压比等式（13）计 算得到的电压低时沟道就完全耗尽。加在衬底和源之间的电压有时候也被用来控制 器件的特性。 l在（9）式中加入衬底偏置对为耗尽的沟道的调制作用，可以很容易计算出衬偏效应 。 6.2 金属-半导体场效应晶体管（mesfet ） l6.2.1 mesfet结构的发展过程 l6.2.2 mesfet的栅结构 l6.2.3 gaas mesfet结构 6.2.1 mesfet结构的发展过程 最初结构 l器件的有源层直接生长在掺cr（ 铬）的半绝缘gaas衬底上，然 后在有源层上分别制作肖特基结 和欧姆接触。 l缺点：由于有源层直接作在半绝 缘衬底上，衬底上的缺陷，直接 影响器件特性，因此这种结构的 器件噪声特性差。 添加一缓冲层 l在有源层和衬底之间添加缓冲层 。 l由于缓冲层减小了衬底缺陷对有 源层的影响，所以器件噪声特性 和增益均有所改善。 掺入重掺杂的n+层 可减小源漏串联电阻。此层可用外延生长或离子注入掺杂而成。 凹槽结构 可降低漏接触处电场，从而提高击穿电压，增加器件的输出功率。 6.2.2 mesfet的栅结构 半绝缘结构 l 对于普通的mesfet，当栅下杂 子浓度达到1017cm-3时，肖特基 势垒结的漏电流增加，器件特性 变坏。因此要减小栅结漏电流， 必须降低栅下半导体的杂子浓度 。 l 用ar+轰击形成半绝缘栅。 缓冲层结构 l栅金属与有源层间插入一低浓度 的缓冲层。 l优点：可以减小器件的栅电容， 降低栅结漏电流，提高栅击穿电 压，改善器件微波特性，对提高 截止频率和最大振荡频率有利。 埋栅结构 利用pt在热处理时掺入gaas中形成的埋栅结构，与凹栅相似。 自对准结构 栅以外是高浓度区，因而可以减小表面能级的影响。 双栅结构 l栅极g1、g2互相独立，靠近源侧的 g1为信号栅，靠近漏侧的g2为信号 栅。优点： l可以分别对两个栅极进行控制，使电 路功能增加； l第二个栅g2可以减弱器件内部反馈 ，从而提高器件增益，增加器件的稳 定性。 6.2.3 gaas mesfet结构 普通的gaas mesfet结构 gaas与si相比的优点： l电子迁移率比si约高5倍； l约两倍于si饱和速度的峰值速度； l衬底的半绝缘性； l可制作良好的肖特基结 制备方法： l在掺cr的半绝缘衬底上生长缓冲层； l掺s的n型有源层 有凹栅的gaas mesfet结构 gaas jfet与 mesfet相比： pn结的热稳定性优于肖特基势垒