第二章：可编程外围接口82C55A - 兰州大学信息学院好文档.ppt

1、第二章：可编程外围接口82C55A,2.1 概述 82C55A是高性能，工业标准，并行I/O的LSI外围芯片；提供24条I/O脚线。 在三种主要的操作方式下分组进行程序设计 82C88A的几个特点：(1)与所有Intel系列微处理器兼容；(2)有较高的操作速度；(3)24条可编程I/O脚线；(4)底功耗的CHMOS；(5)与TTL兼容；(6)拥有控制字读回功能；（7）拥有直接置位/复位功能；（8）在所有I/O输出端口有2.5mA DC驱动能力；（9）适应性强。,2.2 82C55A体系结构,PA7PA0 D0D7 PB7PB0 #,数据 总线 缓冲,读写 逻辑 控制,A组 控制,B组 控制,A

2、组 端口A 8位,A组 端口C 高4位,B组 端口C 低4位,B组 端口B 8位,RD#,WR#,A1 A0,RESET,CS#,82C55A管脚图,PA4 PB3 PA3 PB2,82C55A,1,2,3,21,40,4,5,6,7,8,9,10,11,12,20,2.2.1 控制寄存器,D7D0 IORC# IOWC# RESET A3 A2 A15 A14 . A4,82C55A,端口A,端口B,端口C,A1 A0,CS# = 0,端口地址选择,选择 A3 A2 CS# 端口A 0 0 0 端口B 0 1 0 端口C 1 0 0 控制寄存 1 1 0,控制字各位的功能,D7 D6 D5

3、D4 D3 D2 D1 D0,B组 端口C (低4位） 1=入 0=出 端口B 1=入 0=出 方式选择 1=方式1 0=方式0,A组 端口C （高4位） 1=入 0=出 端口A 1=入 0=出 方式选择 00=方式0 01=方式1 1X=方式2,方式 设置 标志 1=有效,2.2.2 操作方式0,方式0操作称为简单I/O操作，是指端口的信号线可工作在电平敏感输入方式或锁存输出。所以，须将控制寄存器设计为： 控制寄存器中:D7=1; D6 D5=00; D2=0。D7位为1代表一个有效的方式。 通过对D4 D3 D1和D0的置位/复位来实现端口A及端口B是输入或输出。P56表2-1列出了操作方

4、式0端口管脚功能。,方式0的控制字及响应I/O配置,控制字0：通过对D4D3D1D0=24=16种不同配置 D7 D6 D5 D4 D3 D2 D1 D0 1 0 0 0 0 0 0 0 PA7PA0 A PC7PC4 82C55 C D7D0 PC3PC0 B PB7PB0 80H=10000000B：D7=1,D6D5D4D3D2D1D0=0000000,操作方式0的控制字1： D7 D6 D5 D4 D3 D2 D1 D0 1 0 0 0 0 0 0 1 D7=1:方式标志有效， D6D5=00：方式0 D4=0：A组端口A为输出 D3=0：A组端口C高4位为输出 D2=0：方式0 D1

5、=0：端口B为输出 D0=1：B组端口C低4位为输入,82C55,A,C,B,2.2.3 操作方式1（选通的I/O),设置方式： D7=1来激活方式设置标志；D6D5=01；D2=1 在操作方式1时，端口A和端口B被配置为两个独立、大小为一个字节宽度的I/O端口，每个端口都有与它相关的4位控制/数据端口。管脚功能如P58表2-2所示。 当配置成这种方式时，出现在输入端口的数据必须由外部硬件产生的一个信号进行选通。 其控制/数据端口由端口C的高4位和低4位完成。,操作方式1的端口A输入配置:,D7 D6 D5 D4 D3 D2 D1 D0 1 0 1 1 1/0 PA7PA0 STBA#（输入选

6、通） Pc6,7 : 1=输入 IBFA 0=输出 INTRA RD# I/O,Pc4 pc5,pc3,INTEA,82C55,操作方式1输入端口的时序图：,STB# tsT IBF tsis tsit tRis INTR tRit RD# 来自 tpH 外设 tps,方式1下，数据从I/O设备发出通过82C55A送CPU的全过程：读数,(3)INTR (1)STB CPU 82C55 I/O外设 (4)RD (2)IBF 方式1下，数据从CPU 通过82C55A送到I/O外设的全过程，写数据： (1)WR (2)OBF CPU 82C55A I/O外设 (4)INTR (3)ACK,82C5

7、5,CPU,I/O外设,82C55A,CPU,I/O外设,操作方式1端口A输出配置:,D7 D6 D5 D4 D3 D2 D1 D0 1 0 1 0 1/0 Pc4,5;1=输入 PA7PA0 0=输出 OBFA# ACKA# INTRA I/O WR#,PC7 PC6,INTEA,PC3,PC4,5,操作方式1输出端口的时序：,WR,OBF,INTR,ACK,OUT,tAOS,tWOS,tWTT,tAK,tAIT,tWB,2.2.4 操作方式2,INTRA PA7PA0 OBFA# ACKA# STBA# WR# IBFA# AD# I/O,PC3,8,PC7 PC6,3,PC4 PC5,I

8、NTE 1,INTE 2,1.选通的双向I/O 2.只有端口A使用,图2-9 操作方式2的输入/输出配置,按位置1/置0格式：,D7 D6 D5 D4 D3 D2 D1 D0 无关,按位置1/置0标志，0=有效,0 1 2 3 4 5 6 7,0 1 0 1 0 1 0 1 B0,0 0 1 1 0 0 1 1 B1,0 0 0 0 1 1 1 1 B2,置1/置0 1=置1，0=置0,位选择（PC口的07位）,图2-10 按位置1/置0格式,操作方式2和操作方式0输入组合的控制字和I/O配置：,D7 D6 D5 D4 D3 D2 D1 D0 1 1 0 1 1/0 PC20 82C55 1=

9、输入 INTRA 0=输出 PA70 OBFA# ACKA# STBA# IBFA# RD# I/O WR# PB70,PC3 PC7 PC6 PC4 PC5 PC20,8,3,8,图2-11,操作方式2和操作方式0输出组合的控制字和I/O配置（图2-12）,D7 D6 D5 D4 D3 D2 D1 D0 1 1 0 1 82C55 PC3=INTRA PC7=OBFA# PC6=ACKA# PC4=STBA# PC5=IBFA PC1=OBFB# RD# PC2=ACKB# PC0=INTRB WR#,PC3 PA70 PC7 PC6 PC4 PC5 PB70 PC1 PC2 PC0,8,8

10、,2.3 独立的I/O端口,D0D31 74F138 31 A2A15 27 A4 23 A5 19 A6 15 BE3# 11 7 D24D31 第三组,O0 O0 A B C G2B# G2A# G1 O7,CS# 3 D0D7 A0 A1 82C55A RD# WR#,端口A,端口B,端口C,IORC#,IOWC#,采用多体交叉编址的算法：,0组：0、4、8、12、16、20、24、28. 1组：1、5、9、13、17、21、25、29. 2组：2、6、10、14、18、22、26、30. 3组：3、7、11、15、19、23、27、31. 即：在单体容量为L的m个分体交叉编址时，其Mj

11、体的编址模式为：(m为模) Mj= mi + j （i = 0.1.2l-1; j = 0.1.2m-1） 当地址的模4交叉编制：M0=0,4,8,12,.4i+0,2.4 应用举例,两台微机并行通信的接口原理电路 微机A发 微机B收 OBF# ACK#,PA0 PA7 82C55A PC7 PC6,PA0 PA7 82C55A PC4 PC0,CPU D0 D7,CPU D0 D7,微机A用于发射数据的程序设计, M MOV AX , 0300H MOV ES , AX MOV BX ,0 MOV CX , 3FFH MOV DX , 303H MOV AL , 10100000B OUT

12、DX , AL MOV AL , 00001101B OUT DX , AL,续上 MOV DX , 0300H,MOV AL , ES : BX OUT DX , AL INC BX DEC CX LOOP0: MOV DX , 0302H LOOP1: IN AL , DX AND AL , 08H JZ LOOP1 MOV DX , 0300H MOV AL , ES : BX OUT DX , AL INC BX DEC CX JNZ LOOP 0 MOV AX , 4C00H INT 21H,第二章：总结（1）,1、面向的对象实体：可编程外围接口并行芯片82C55A。 2、82C55的体系结构：三个8位的并行I/O端口，即A口、B口及C口；分两组：A组由A口和C口高4位组成，B组由B口和C口的低4位组成。 有两条命令字：控制命令字和按位置位/复位命令字，由D7位来区别。 PA口可工作方式0、方式1和方式2。而PB口只能工作在方式0和方式1。PC口的特殊使用：在方式1和方式2时， PC口大部分引脚作联络和控制信号。,第二章：总结（2）,主要由控制寄存器、状态寄存器