第11讲-时序逻辑电路（一）.ppt

1、1,1、时序逻辑电路概述 2、锁存器,第十一讲 时序逻辑电路（一）,2,第十一讲 时序逻辑电路（一）,时序逻辑电路概述,一、时序逻辑电路的特点与组成,1. 时序逻辑电路的定义,电路在任一时刻的稳态输出，不仅取决于当时的输入，还与电路历史的输入有关。,3,第十一讲 时序逻辑电路（一）,时序逻辑电路概述,输入部分 外部输入：X1 Xj 内部输入：Q1 Qj,输出部分 外部输出：Z1 Zk 内部输出：W1 Wm,记忆部分 激励函数：W1 Wm 输出： Q1 Qj,2. 时序电路组成,输入信号,输出信号,激励信号,状态信号,4,第十一讲 时序逻辑电路（一）,时序逻辑电路概述,为了能够分别表示状态信号在

2、激励信号作用之前与激励信号作用之后的变化，把激励信号作用之前的电路状态称为现态，记为Qn，或简记为Q； 把激励信号作用之后的电路状态称为次态，记为Qn+1。,5,第十一讲 时序逻辑电路（一）,时序逻辑电路概述,二、时序电路的功能描述,1、方程组,6,第十一讲 时序逻辑电路（一）,时序逻辑电路概述,例：一位串行二进制加法器 .,输出方程 ：S = f (A, B, Q),= AB Q,驱动方程：D = g (A, B, Q) = AB +BQ+AQ,状态方程：Qn+1 = h (D, Q) = D = AB+BQ+AQ,7,第十一讲 时序逻辑电路（一）,时序逻辑电路概述,2、状态表,以图形方式更

3、加直观、形象地反映出时序电路的状态、状态数、状态转换的条件和转换结果。,输入信号组合,状态数,次态/输出,8,第十一讲 时序逻辑电路（一）,时序逻辑电路概述,3、状态图,4、时序图,9,第十一讲 时序逻辑电路（一）,时序逻辑电路概述,三、时序电路的分类,同步时序电路 电路中有统一的时钟脉冲，电路状态的转换在 时钟脉冲的特定时刻发生。简称同步电路。,异步时序电路 电路中没有时钟脉冲，或虽有时钟脉冲但电路 状态的转换与时钟脉冲不同步。简称异步电路 。,10,第十一讲 时序逻辑电路（一）,时序逻辑电路概述,Mealy型时序电路 电路的输出是输入和现态的函数，即 Yi = fi (X1Xn , Q1

4、Qr ) 。,Moore型时序电路 电路的输出仅仅是现态的函数, 即 Yi = fi (Q1 Qr ) 。,11,第十一讲 时序逻辑电路（一）,时序电路记忆单元,锁存器（latch）和触发器（flip- flop）都是具有记忆功能的基本逻辑单元。由于它们具有两个稳定的状态，因此又称为双稳态电路（0态和1态）。,把有效输入信号作用之前的电路状态称为现态，用Qn或Q表示，把有效输入信号作用之后的电路状态称为次态，用Qn+1表示。,锁存器与触发器的区别是：锁存器利用电平控制数据的输入，而触发器则利用时钟脉冲或时钟脉冲的边沿控制数据的输入。,12,第十一讲 时序逻辑电路（一）,时序电路记忆单元RS锁存

5、器,1. 工作原理,R=1、S=1,状态不变,13,第十一讲 时序逻辑电路（一）,时序电路记忆单元RS锁存器,0,1,1,0,无论初态Q n为0或1，锁存器的次态为为1态。 信号消失后新的状态将被记忆下来。,R=1、S=0,置1（低电平有效，S0，SET）,14,第十一讲 时序逻辑电路（一）,时序电路记忆单元RS锁存器,0,1,1,0,无论初态Q n为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。,R=0 、 S=1,置0（低电平有效，R0，RESET）,15,第十一讲 时序逻辑电路（一）,时序电路记忆单元RS锁存器,1,0,0,1,S=0 、 R=0,无论初态Q n为0或1，

6、触发器的次态 、 都为0 。,状态不确定,约束条件: S+R = 1,当S、R 同时回到1时，由于两个与非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。,触发器的输出既不是0态，也不是1态,16,第十一讲 时序逻辑电路（一）,时序电路记忆单元RS锁存器,17,第十一讲 时序逻辑电路（一）,时序电路记忆单元RS锁存器,R S = 0 1,Qn+1= 0 R：置0端,R S = 1 1,Qn+1= Q 状态保持,R S = 1 0,Qn+1= 1 S：置1端,R S = 0 0,（1）门1、门2输出都为1，破坏互补； （2）低电平撤消以后，状态不确定。,18,第十一讲 时序逻辑电路（一）

7、,时序电路记忆单元RS锁存器,2. 功能描述,特性表,次态K图,特性方程,状态图,19,第十一讲 时序逻辑电路（一）,时序电路记忆单元RS锁存器,设初态为0，即Q = 0,波形图,R,Q,Q,20,第十一讲 时序逻辑电路（一）,时序电路记忆单元RS锁存器,设初态为1 ，即Q = 1,21,21,第十一讲 时序逻辑电路（一）,时序电路记忆单元RS锁存器,基本锁存器的特点总结,由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”,有两个互补的输出端，有两个稳定的状态,有复位（Q=0）、置位（Q=1）、保持原状态三种功能, R为复位输入端，S为置位输入端，可以是低电

8、平有效，也可以是高电平有效，取决于锁存器的结构,22,带使能端的RS锁存器,第十一讲 时序逻辑电路（一）,在与非门构成的R-S锁存器基础上加一级输入引导门，便构成了带使能端的R-S锁存器。,23,功能描述,特性表,次态K图,特性方程,状态图,23,带使能端的RS锁存器,第十一讲 时序逻辑电路（一）,24,24,带使能端的RS锁存器,第十一讲 时序逻辑电路（一）,设Q = 0,波形图举例,25,25,带使能端的RS锁存器,第十一讲 时序逻辑电路（一）,波形图,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,26,26,带使能端的RS锁存器,第十一讲 时序逻辑电路（一）,主要特点,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触